[发明专利]可测试集成电路，系统级封装和测试指令集

说明书

技术领域

本发明涉及一种包括测试配置的集成电路管芯(die)。

本发明也涉及一种包括上述集成电路管芯的系统级封装(systemin package)。

本发明还涉及用于操作该测试配置的指令集。

背景技术

集成电路(IC)测试已成为IC制造过程中必不可少的部分。此外，日益提高的IC复杂度使该过程的测试部分在成本方面占据了主导地位。这是全球适用(即标准化)的IC测试方法兴起的原因之一，因为这些测试方法便利了向IC添加标准测试配置，从而降低测试成本。

此类标准化测试方法的普遍示例是IEEE 1149.1标准，也称作边界扫描测试(BST)或联合测试访问组(JTAG)测试。根据BST，采用测试访问端口(TAP)并在TAP控制器的控制下对IC进行扩展。TAP包括连接在测试数据输入(TDI)与测试数据输出(TDO)之间的多个移位寄存器，例如外部测试或边界扫描寄存器、旁路寄存器和指令寄存器等，TAP控制器负责响应于经由TDI加载到指令寄存器中的指令来选择适当的寄存器。可选地，TAP控制还对测试复位(TRST)信号进行响应，以确保测试配置在IC测试开始时处于良好定义的状态。

为了符合BST标准，IC上的测试配置必须遵守多个设计规则。例如，JTAG设备可以只具有单个TAP，但必须具有包括单个单元(即，数据存储元件，例如锁存器或触发器)长度的旁路寄存器。此外，如果TAP中存在可选的标识寄存器，则该寄存器应该具有32个单元的固定长度。

这些设计规则提高了其中存在多个IC的设备的复杂度，例如系统级封装(SiP)。在SiP中，存在多个不同的IC管芯，典型的是在将它们整体封闭在单个封装中之前将它们安装在无源基板上。因为每个IC管芯可能来自不同的源，所以每个管芯可能具有其自己独立的测试配置。这些测试配置各自可能均符合JTAG约束，但是整体协作起来就很可能违反上述JTAG符合规则，这是因为将SiP视为单个JTAG设备。例如，通过多种测试配置的测试路径导致多个TAP具有超过单个单元的整体旁路寄存器长度，都违反了针对单个JTAG设备的JTAG符合规则。

US6804725公开了一种可以经由单个TAP访问的多IC配置。为此，通过具有系统级TAP(通过该系统级TAP可访问所有IC级TAP)并只将该系统级TAP与多IC配置的外部测试信号引脚连接，向该配置添加了分级结构。虽然这种配置符合JTAG，但是对于SiP测试并不理想。首先，需要附加的TAP，这增加了SiP的面积开销。此外，系统级TAP与IC级TAP之间的互连结构相对复杂，这增大了其间发生互连错误的几率。

发明内容

本发明旨在提供一种具有测试配置的IC管芯，该测试配置可以JTAG符合的方式用于SiP，而无需附加的TAP。

本发明也旨在提供一种可以JTAG符合的方式进行测试的SiP，且不需要附加的TAP。

本发明还旨在提供一种用于便利此类SiP测试的指令集。

根据本发明第一方面，提供了一种如权利要求1所述的集成电路。这种IC管芯的优点在于，当与一个或更多个其他IC组合时，可以选择第二数据输入，以例如便利了对所述其他IC测试配置进行旁路，在这种情况下，在IC组合体的外部只观察到根据本发明的IC的测试配置的旁路寄存器。优选地，该测试配置包括符合JTAG的TAP和TAP控制器。

有利地，该测试配置还包括在复用器和另一复用器之间的对移位寄存器进行旁路的信号路径。这种信号路径的存在便利了通过该测试配置的非时钟定时的数据传输，这在将另一IC的另一测试配置用于调试目的时尤其有利，在这种情况下，可以经由该非时钟定时的信号路径将来自该另一IC的测试结果数据快速传输至IC组合体的外部。

在有利实施例中，该测试配置响应于测试复位信号，该管芯还包括与管芯电源连接的检测器，用于响应于对该电源的电压增加的检测而产生测试复位信号。这确保了在危及IC状态的上电(power-up)时或在电源下降之后将测试配置复位到良好定义的初始状态。可以通过禁止信号来禁止该检测器，以防止在例如测试配置进入了低电压测试模式时产生不需要的复位信号。

优选地，多个互连包括与该检测器连接的测试复位信号输出。这便利了向不具有自己的复位产生机制的其他IC管芯的测试配置输出测试复位信号。此外，可以消除对外部复位信号的需要，这意味着可以减小包括有本发明IC管芯的设备的外部引脚数目。