[发明专利]用于降低功率的动态存储器大小调整

权利要求书

1.一种用于动态存储器功率降低的设备，包括：

包括多路的存储器，其中每路都包括至少一个存储器单元；

耦合到所述多路中的一路或更多路的休眠装置，所述休眠装置能够禁用所述一路或更多路；以及

耦合到所述休眠装置的存储器电源管理逻辑，所述存储器电源管理逻辑能够基于一个或多个要求而控制所述休眠装置。

2.如权利要求1所述的设备，其特征在于，所述存储器电源管理逻辑监视从由下列项组成的组中选定的至少一个的操作：i)一个或多个处理器，ii)所述一个或多个处理器的每个处理器中的一个或多个核，iii)操作系统的一个或多个参数，及iv)所述存储器的一个或多个参数。

3.如权利要求1所述的设备，其特征在于，所述一个或多个要求的其中一个是基于所述多路的所需路数。

4.如权利要求3所述的设备，其特征在于，硬件协调监视器迭代地确定何时所述所需路数少于已启用的路数，并停用所述休眠装置以禁用一路或更多路，使得所述已启用的路数大体上等于所述所需路数。

5.如权利要求4所述的设备，其特征在于，所述硬件协调监视器扫描所述一路或更多路以查找至少要写入存储器的数据。

6.如权利要求3所述的设备，其特征在于，所述硬件协调监视器迭代确定何时所述所需路数多于已启用的路数，并激活所述休眠装置以启用一路或更多路，使得所述已启用路数大体上等于所述所需路数。

7.如权利要求1所述的设备，其特征在于，所述休眠装置包括多于一个的休眠晶体管。

8.如权利要求1所述的设备，其特征在于，所述休眠装置包括至少监视所述多路中的一路或更多路的状态的逻辑。

9.如权利要求1所述的设备，其特征在于，所述存储器包括静态随机存取存储器(SRAM)阵列。

10.一种用于动态存储器功率降低的存储器装置，包括：

包括多路的存储器，其中各路都包括至少一个存储器单元；

耦合到所述多路中的一路或更多路的休眠装置，所述休眠装置能够禁用所述一路或更多路；以及

耦合到所述休眠装置的存储器电源管理逻辑，所述存储器电源管理逻辑基于一个或多个要求而控制所述休眠装置。

11.如权利要求10所述的存储器装置，其特征在于，所述存储器包括静态随机存取存储器(SRAM)阵列。

12.一种用于动态存储器功率降低的方法，包括：

监视一个或多个处理器的至少一个核；

监视包括多于一路的存储器；

确定所需的路数；以及

在所述所需路数少于已启用路数时，迭代地启用一路或更多路，使得所述已启用路数大体上等于所述所需路数。

13.如权利要求12所述的方法，其特征在于，还包括：

在禁用所述一路或更多路前，扫描所述一路或更多路以查找至少要写入存储器的数据。

14.如权利要求12所述的方法，其特征在于，还包括：

在所述所需路数多于已启用路数时，迭代地禁用一路或更多路，使得所述已启用路数大体上等于所述所需路数。

15.一种用于动态存储器功率降低的设备，包括：

单集成电路芯片上实现的存储器，所述存储器包括多个子区，其中每个子区包括至少一个存储器单元；以及

耦合到所述存储器的存储器电源管理逻辑，所述存储器电源管理逻辑响应于至少一种电源状态而选择性地和单独地控制至少一些所述子区的启用和禁用。

16.如权利要求15所述的设备，其特征在于，所述存储器包括高速缓冲存储器，并且所述子区包括路。

17.如权利要求15所述的设备，其特征在于，还包括：

多个休眠装置，至少一个休眠装置耦合到所述多个子区的每个，每个所述休眠装置响应于所述存储器电源管理逻辑而控制相应子区的启用和禁用。

18.如权利要求17所述的设备，其特征在于，所述休眠装置中的各个都包括耦合在电源与相应子区之间的至少第一晶体管。

19.如权利要求15所述的设备，其特征在于，所述电源状态包括至少第一微处器核的电源状态。

20.如权利要求15所述的设备，其特征在于，响应于接收要求而降低所述存储器的有效大小的所述存储器电源管理逻辑每次禁用一个子区，直至达到最低有效存储器大小，或者直至检测到停止收缩条件。