[发明专利]具有在退火的高－k栅介电层上形成的金属栅电极的半导体器件

说明书

背景技术

由二氧化硅制成的具有非常薄的栅电介质的金属氧化物半导体 (MOS)场效应晶体管可能会经受不能接受的栅漏电流。由某些高-k介 电材料，而不是二氧化硅来形成所述栅电介质，可以降低栅漏。但是， 当最初形成高-k介电薄膜时，其可能具有稍微有缺陷的分子结构。为了 修复这样的薄膜，可能需要将其在相对高的温度下退火。此外，退火所 述高-k介电薄膜改进了晶体管的可靠性。

因为常规的高-k介电层可以不必与多晶硅相容，因此可以期望在那 些包括高-k栅电介质的装置中使用金属栅电极。金属栅电极相对于多晶 硅提供了高的性能。令人遗憾地，用于金属栅电极的所述金属或者合金 并不能耐受为退火所述高-k介电薄膜所必需的高温。结果，因为对于高 性能来合乎需要的所述金属或者合金不能承受对于可靠性来说所必需 的高温，常规高-k电介质金属栅晶体管不能同时提供高性能和高可靠 性。

因而，需要一种制造半导体装置的方法，所述半导体装置包括与退 火的高-k介电层耦合的金属栅电极。需要将高温退火应用于所述高-k 介电层，而不损伤任何可被用来制造栅电极的金属。

附图说明

图1显示了一种根据本发明的一个实施方式的晶体管栅堆叠。

图2是形成根据本发明一个实施方式的晶体管栅堆叠的一种方法。

图3A-3G图示了可以在实施图2中所描述方法的同时而形成的结 构。

详细说明

在此处描述的是用于在退火的高-k介电层顶上形成金属栅电极的 系统和方法。在下文中的描述中，将使用本领域技术人员所通常使用以 向本领域其它人员表达工作内容的术语来描述说明性实施方式的各个 方面。但是，对本领域技术人员将显而易见的是本发明可以仅仅以所描 述方面的一些来被实施。用于说明目的，列出了具体的数字、材料和 结构以提供对所述说明性实施方案的详尽理解。但是，对本领域技术 人员显而易见的是，本发明可以不以所述的具体细节而实施。在其它 情况中，为了不使所述说明性的实施方案变得模糊，忽略或者简化了 众所周知的特征。

反过来，各种不同的操作将以最为有助于理解本发明的方式被描 述为多个离散的操作，但是，描述的顺序将不会被解释为这些操作必 须依赖于顺序。特别地，这些操作不必按介绍的次序被进行。

本发明的实施方案包括形成半导体装置例如MOS晶体管的方法， 其中通过在退火的高-k栅介电层上形成金属栅电极来提供晶体管栅 堆叠。在一些实施方案中，所述方法包括在衬底上形成高-k栅介电 层并且在所述高-k栅介电层顶上形成盖层。所述衬底可以包括一个 或多个间隔物。所述盖层可以包括例如多晶硅的材料。然后所述高- k栅介电层可以在高温下被退火以增加其可靠性。在所述退火过程之 后，所述盖层可以被除去以暴露所述退火的高-k栅介电层。然后可 以在所述暴露的高-k栅介电层顶上形成金属层。可以继之以化学机 械抛光(CMP)工艺来完成所述MOS晶体管栅堆叠。当用于MOS晶体 管时，本发明所述的栅堆叠相对于常规MOS晶体管来说提供了高可靠 性和高性能。

图1显示了一种根据本发明的一个实施方式形成晶体管栅堆叠 100。所述晶体管栅堆叠100在衬底(如硅衬底)102上形成。所述晶 体管栅堆叠100包括金属栅电极104，其形成在退火的高-k栅介电 层106上。如上所述，本发明所述的晶体管栅堆叠100不同于常规的 栅堆叠，这是由于常规的栅堆叠不能与具有退火的高-k栅介电层的 金属栅电极耦合。如下所述的方法容许这些元件结合成一个结构。在 本发明的一些实施方案中，所述晶体管栅堆叠100可以被间隔物108 所围绕。此外，可以在所述间隔物108之外形成层间电介质(ILDs)， 以从相邻装置隔离该晶体管。

图2是一种用于形成根据本发明一个实施方式的晶体管栅堆叠的 方法200。首先，提供衬底，在其之上可以形成(202)本发明所述的 晶体管栅堆叠。所述衬底可以使用块体硅或者在绝缘体之上的硅 (SOI)亚结构。在其它实施方案中，所述衬底可以使用替代材料形 成，其可以或者可以不必与硅结合，包括但不局限于锗、锑化铟、碲 化铅、砷化铟，磷化铟、砷化镓或者锑化镓。虽然这里描述了可以形 成衬底的材料的一些例子，任何可以作为半导体装置在其上构造的基 底的材料都落在本发明的范围和精神之内。