[发明专利]共享存储器和共享乘法器的可编程数字滤波器的实现

说明书

相关申请的交叉引用

本申请涉及2004年7月6日提交的、标题为“System and methodfor design and implementation of integrated-circuit digital filters”的美国专利申请No.10/884,200，将该申请以引用方式并入本申请中。

技术领域

本发明涉及电子电路在功率、性能和物理尺寸方面的高效实现方案，以在较宽的可选择的频率范围内对电子信号执行数字滤波。该实现方案可用于快速地编程和执行特定的有限脉冲响应(FIR)滤波器、级联FIR滤波器或多速率FIR滤波器，以符合应用的频率选择规范。

背景技术

用于计算数字FIR滤波器的数学算法是公知的，近年来随着高计算速率数字硬件的出现，该数学算法得到了广泛的应用。但是，由于计算需要较高的乘法和累加速率，并且乘法器难以实现(较大的面积或时间延迟)，因此大部分实现都非常特定于固定的频带。通常经由软件在数字信号处理器中进行低频带的实现，而较高的频带典型地实现在高度优化的特定硬件中，并可应用于一组特定的频率，而且有时可应用于失去期望的可编程属性的特定滤波器(特定数量的抽头)。

以下为实现FIR滤波器的采样数据等式的常见形式：

y(n)=Σb(i)i=0N-1x(n-i),]]>

其中：y(n)＝采样时间n的滤波器输出；

b(i)＝N-1阶滤波器的滤波器系数；

x(n)＝采样时间n的滤波器输入；

N＝滤波器抽头的数量。

由于线性相位FIR滤波器具有围绕中心系数的“镜像”系数，因此，折叠系数方法可以将相乘的次数减少到原来的1/2。对于具有固定数量抽头(固定阶)的特定滤波器，可以通过保存长度为N-1的位移寄存器中的采样并提供足够的加法器和乘法器以在下一个输入采样到达前完成每一输出采样的计算，从而容易地实现该等式。但是，如果抽头的数量是可编程的，则实现最小至最大数量抽头的位移寄存器的寻址就需要更复杂的硬件。并且，如果该实现方案必须容许可编程的采样频率速率，则加法器、乘法器和和累加器的处理速率必须容许最差吞吐量速率(抽头数量乘以输入采样速率)。如果我们还希望将其用于级联滤波器(通常使用抽取以减少过采样输入速率与期望的输出采样速率之比)和多速率滤波器(在第一滤波器中使用抽取并在第二滤波器中使用内插以有效实现极高数量的抽头滤波器并相当程度地减少乘法器的数量)，则就需要增加更多的逻辑和寄存器，且所需的功率并不随采样频率线性地变化。

发明内容

本文披露了用于实现数字滤波器的集成电路和方法。集成电路具有：数据存储器，所述数据存储器具有第一和第二端口，以允许同时对两个数据采样进行访问；系数存储器，用于存储滤波器系数。还有第一加法器，用于对来自所述第一和第二端口的在数据存储器中寻址的数据采样进行加法运算；乘法器，用于将来自所述第一加法器的值与从所述系数存储器中读取的值进行乘法运算；第二加法器，用于累加来自所述乘法器的值。

提供主控制器用于选择性地将所累加的值存储在所述数据存储器中以做进一步的处理或输出所累加的值。

集成电路还包括地址和控制块，用于保存适于所述滤波器执行的值；所述地址和控制块与下列存储器进行通信：所述数据存储器和所述系数存储器。