[发明专利]用于半导体集成电路的逻辑模块

权利要求书

1.一种逻辑模块，包括：

多个输入端子(10、12、14、16)；

至少一个输出端子(20)；以及

所述输入端子(10、12、14、16)和所述至少一个输出端子(20)之间的控制逻辑，所述控制逻辑包括：多个多路复用器逻辑元件，可编程为用于产生第一组至少两输入逻辑函数中的每一个，以及反相器(36)，可编程为根据第一组函数产生第二组至少两输入逻辑函数，所述第二组函数是第一组至少两输入逻辑函数的补函数。

2.根据权利要求1所述的逻辑模块，其中第一和第二组至少两输入逻辑函数包括全部可能的两输入逻辑函数。

3.根据权利要求1或2所述的逻辑模块，其中所述多个逻辑元件包括多个2:1多路复用器(26、28、30、32)。

4.根据权利要求2或3所述的逻辑模块，其中所述可编程反相器(36)是“异或”逻辑门。

5.根据权利要求1至3任一项所述的逻辑模块，其中所述可编程反相器(36)是多路复用器，所述多路复用器具有与函数以及所述函数的补相连的输入信号，并且配置为响应于选择信号来输出输入信号之一。

6.根据前述任一权利要求所述的逻辑模块，其中所述控制逻辑还配置为完成一位加法。

7.根据前述任一权利要求所述的逻辑模块，其中所述逻辑模块是可重复编程的。

8.根据权利要求1所述的逻辑模块，其中所述多个输入端子包括：

第一操作数(10)、第二操作数(12)、第一配置(14)和第二配置端子(16)；所述控制逻辑包括：第一至第四2:1多路复用器(26、28、30、32)；以及两输入“与”逻辑门(24)；所述反相器包括两输入“异或”逻辑门(36)；所述逻辑模块还包括存储锁存器(38)。

9.根据权利要求8所述的逻辑模块，其中：

所述存储锁存器(38)与第一配置端子(14)相连；

两输入“与”逻辑门(24)的一个输入与第一操作数端子(10)相连，以及另一输入与第二配置端子(16)相连；

第一2:1多路复用器(26)的两个信号端子分别与两输入“与”逻辑门(24)的输出以及两输入“与”逻辑门(24)的输出的补相连，以及第一2:1多路复用器(26)的选择端子与存储锁存器(38)的第一位(CMO)相连，所述第一2:1多路复用器(26)的第二信号端子也与第二2:1多路复用器(28)的第二信号端子相连；

第二2:1多路复用器(28)的第一信号端子与接地信号相连，以及第二2:1多路复用器(28)的选择端子与所述存储锁存器(38)的第二位(CM1)相连；

第三2:1多路复用器(30)的两个信号端子分别与第二操作数端子(12)和第二操作数端子(12)的补相连，以及第三2:1多路复用器(30)的选择端子与所述存储锁存器(38)的第三位(CM2)相连；

第四2:1多路复用器(32)的两个信号端子分别与第一和第二2:1多路复用器(26、28)所选择的信号相连，以及第四2:1多路复用器(32)的选择端子与第三2:1多路复用器(30)所选择的信号相连；

两输入“异或”逻辑门(36)的一个输入与第四2:1多路复用器(32)所选择的信号相连，以及另一输入与所述存储锁存器(38)的第四位(CM3)相连；以及

输出端子(20)接收所述“异或”逻辑门(36)的输出信号。

10.根据权利要求8所述的逻辑模块，还包括：

进位端子(18)；

第五2:1多路复用器(34)；以及

第二输出端子(22)，其中：

所述两输入“异或”逻辑门(36)的一个输入与第四2:1多路复用器(32)所选择的信号相连，以及另一输入与所述进位端子(18)相连；

第五2:1多路复用器(34)的两个信号端子分别与所述两输入“与”逻辑门(24)的输出以及所述进位端子(18)相连，以及第五2:1多路复用器(34)的选择端子与第四2:1多路复用器(32)所选择的信号相连；以及

第二输出端子(22)接收第五2:1多路复用器(34)所选择的信号。