[发明专利]自动输入误差恢复电路和用于递归数字滤波器的方法

权利要求书

1.一种自动复位递归数字滤波器电路，包括：

三线串行接口电路，其接收串行时钟输入信号、同步输入信号和串行数据输入信号，并且响应这三个输入信号，产生串行时钟输出信号、同步输出信号和并行数据输出信号；

递归数字滤波器电路，其被耦合以接收所述串行时钟输出信号、所述同步输出信号和所述并行数据输出信号，并且响应这三个输出信号，产生经滤波的过采样数据输出信号；以及

输入故障检测电路，其具有分别被耦合以接收所述串行时钟输入信号和所述同步输入信号的第一和第二输入，用以检测与所述同步输入信号和所述串行时钟输入信号之一相关联的故障并且响应检测到的故障产生复位信号，该复位信号被耦合用来复位所述递归数字滤波器电路。

2.根据权利要求1所述的自动复位递归数字滤波器电路，其中，所述输入故障检测电路确定所述串行时钟输入信号的频率与所述同步输入信号的频率之比是否等于所述串行时钟输入信号和所述同步输入信号之间的过采样率N，并且如果所述比不等于所述过采样率就产生所述复位信号以复位所述递归数字滤波器电路。

3.根据权利要求2所述的自动复位递归数字滤波器电路，其中，所述三线串行接口电路包括第一组N个触发器的和第二组N个触发器，所述第一组的第一个触发器的输入被耦合以接收所述串行数据输入信号，除了所述第一组的最后一个触发器之外，所述第一组触发器的每个触发器的输出被耦合至所述第一组的下一个相继触发器的输入，所述第一组触发器的每个触发器的时钟输入接收所述串行时钟输入信号，所述第一组触发器的每个触发器的输出分别被耦合至所述第二组的相应触发器的输入，所述第二组触发器的每个触发器响应所述同步输入信号进行计时，所述第二组触发器的输出产生所述并行数据输出信号。

4.根据权利要求3所述的自动复位递归数字滤波器电路，其中，所述第一组触发器的每个和所述第二组触发器的每个触发器是D型触发器。

5.根据权利要求2、3或4所述的自动复位递归数字滤波器，其中，所述输入故障检测电路包括：脉冲产生电路；其可用于响应所述同步输入信号以产生响应所述同步输入信号的相应的边沿连续脉冲的内部复位信号；计数器电路，其可用于响应所述串行时钟输入信号的每个脉冲使其中的计数增加，所述计数器电路响应所述内部复位信号可复位；所述输入故障检测电路还包括解码电路，该解码电路用于识别所述串行时钟输入信号的N个脉冲是否已经在连续的内部复位信号之间发生和锁存一种状态，该状态指示所述串行时钟输入信号的N个脉冲是否已经在所述连续的内部复位信号之间发生，如果所述串行时钟输入信号的N个脉冲还没有在所述连续的内部复位信号之间发生，就产生所述复位信号以复位所述递归数字滤波器。

6.根据权利要求5所述的自动复位递归数字滤波器电路，其中，所述计数器是格雷码计数器。

7.根据权利要求5所述的自动复位递归数字滤波器电路，其中，所述输入故障检测电路包括门电路，该门电路具有被耦合至所述解码电路的第一输入和被耦合至外部复位信号的第二输入，以允许所述递归数字滤波器电路进行外部复位。

8.一种操作递归数字滤波器电路以阻止其中持续不稳定状态的方法，所述方法包括：

将串行时钟输入信号、同步输入信号和串行数据输入信号施加到三线串行接口电路的相应输入以产生串行时钟输出信号、同步输出信号和并行数据输出信号；

将所述串行时钟输出信号、所述同步输出信号和所述并行数据输出信号施加到递归数字滤波器电路的相应输入以产生经滤波的过采样数据输出信号；

监控所述串行时钟输入信号和所述同步输入信号以检测与所述同步输入信号和所述串行时钟输入信号之一相关联的故障；以及

响应检测到的故障，产生复位信号并将所述复位信号耦合到所述递归数字滤波器电路的复位输入。

9.根据权利要求8所述的方法，其中步骤(c)包括：确定所述串行时钟输入信号的频率与所述同步输入信号的频率之比是否等于所述串行时钟输入信号和所述同步信号之间的过采样率N，并且如果所述比不等于所述过采样率就产生所述复位信号以复位所述递归数字滤波器电路。

10.根据权利要求8所述的方法，其中步骤(c)包括：检测与所述同步输入信号和所述串行时钟输入信号之间的同步相关联的故障。