[发明专利]用于总线仲裁的方法和系统有效
申请号: | 200680033942.3 | 申请日: | 2006-09-07 |
公开(公告)号: | CN101263465A | 公开(公告)日: | 2008-09-10 |
发明(设计)人: | B·汤玛斯;M·M·库尔卡尼 | 申请(专利权)人: | 皇家飞利浦电子股份有限公司 |
主分类号: | G06F13/364 | 分类号: | G06F13/364 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 李静岚;谭祐祥 |
地址: | 荷兰艾*** | 国省代码: | 荷兰;NL |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 总线 仲裁 方法 系统 | ||
本发明涉及用于总线仲裁的方法和系统,它更具体地涉及用于具有多个数据处理单元的系统的总线仲裁系统。甚至更具体地,本发明涉及用于具有多个数据处理单元的系统的总线仲裁系统,该总线仲裁准许最优使用总线宽度和为最优数量的数据处理单元服务。
定义1:在随后的描述中,术语″数据处理单元″将包括可以访问总线的任何单元,比如存储器,以及处理器。该单元可以是可编程的,例如通用处理器,或者具有预定功能。数据处理单元-不排除其他可能的数据处理单元-也将包括一个/多个处理器。下面,术语“数据处理单元”可以可互换地被用于替代单词″处理器″。
定义2:在随后的描述中,术语″数据线″包括用来传送任何数据,包括地址,的任何线。但是,当仅对″地址线″进行引用时,它将绝对地(categorically)被叙述为″地址线″。以下″数据线″可以可互换地与单词″数据总线或总线″一起来使用。
地址/数据总线是准许多个数据处理单元访问比如存储器那样的共享资源的熟知的解决方案。传统上,一个数据处理单元在某一时间得以访问总线来经由总线传递数据和相应的地址。
现代数据总线非常宽,并且准许在单个总线周期中通过总线传递具有许多比特(例如64或128比特)的字。数据处理电路(如处理器)并不总是使用所有这些数据线,因为往往是必须被传送的字的大小要小于可用总线宽度的字的大小。
美国专利No.6,366,984公开了一种在数据总线上通过识别彼此邻近的地址来进行的比特的包封机制。类似地,EP 465,320公开了一种写入包封器,其收集写入请求并且比较来自这些请求的地址,以确定来自不同请求的数据是否可以被包封到单个总线周期中。
进一步,美国专利号5,930,484讨论了一个机制,该机制按照每个数据处理单元的预定优先级来对多个数据处理单元准许总线访问。而且,这种机制将数据总线划分为子总线,并标识可以被准予给数据处理单元的子总线的最大数量,并且相应地将一个或多个子总线分派给一个或多个数据处理单元。在该专利中公开的这一机制依赖于所标识的优先级,以及由此有可能导致可用总线宽度的非最优利用。此外,在所描绘的实施例中,共享的总线被分成子总线,每个子总线具有64比特的子总线宽度。
假设根据美国专利号5,930,484的系统具有两个处理器,即P1和P2,使处理器P1具有比处理器P2高的优先级。为每个处理器分派最多2个子总线,且有四个子总线,每个子总线有16比特宽。对于这一系统,有可能存在这样的情况,即此时处理器P1请求48比特数据传递而处理器P2请求16比特数据传递。那么,在美国专利号5,930,484中描述的方法将需要至少两个总线周期来传送这些请求。在第一总线周期中,处理器P1的32比特数据和P2的16比特数据利用了仅48比特的线。在第二总线周期中,处理器P1的其余16比特数据被转送。因此,在保持未被使用的子总线可用的同时,它需要至少两个总线周期来传递数据。
更进一步,当子总线的大小高于所请求的数据传递的大小时,美国专利号5,930,484中所描述的发明可能剩下更多的数据线未被使用。例如,如果一个128数据线的总线被分为四个子总线,每个子总线为32比特线,那么对于每个16比特的数据传递请求,一个子总线将剩下16比特线未被使用,从而导致缓慢的数据传递。
显然,从美国专利号5,930,484和其他引用的专利了解的机制并没有提供优化资源利用的任何机制,虽然其试图使所服务的处理器(客户机/数据处理单元)数量达到最大。
本发明的一个目的尤其是提供用于总线仲裁的方法与系统,其不仅使在单个总线周期内所服务的客户机数量达到最大,而且最优地利用了可用资源。
为此,本发明提供了一种总线仲裁器,其被安排成用于接收来自多个数据处理单元的数据传递请求和用于在所述多个数据处理单元间仲裁共享总线的数据线的访问,该总线仲裁器包括:
a、逻辑块,其被配置成用于准许一个或多个数据处理单元来访问所述数据总线,以便在单个总线周期中执行数据传递请求,其中所述逻辑块包括优化器,其将最大化数据处理单元访问的数量和最大化在单个总线周期中所利用的数据线的数量做为优化准则,以及;
b、控制器,其能够登记和维护待决的(pending)数据传递请求的一个进度表,用于在一组已标识的待决数据传递请求间启动第一优化,以准许一个或多个待决的数据传递请求在单个总线周期中访问所述总线,其中所述控制器进一步被配置来在除了所述已标识的请求外的数据传递请求间启动第二优化,其中对未被使用的数据线的访问是在所述第一优化之后进行仲裁的。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于皇家飞利浦电子股份有限公司,未经皇家飞利浦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200680033942.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:数字视频编码用可变精度图像间定时规定的方法和装置
- 下一篇:微型开关和电池架