[发明专利]用于微电子元件的金属互连结构

说明书

技术领域

本发明涉及包括微电子布线元件的微电子学以及具有金属互连结构的半导体集成电路。

背景技术

电迁徙是严重影响微电子元件长期可靠性的难题。在作为半导体集成电路(“IC”或“芯片”)的“后段制程”(“BEOL”)结构的铜互连中，该问题尤为严重。电迁徙倾向于发生在水平定向的金属线路(line)的末端和垂直定向的过孔被接合到这样的金属线路的位置处，其主要因为在这样的位置处金属线路会经受不同类型的应力。

失效机理包括铜线路中的空隙形成以及铜的质量输运，该质量输运在作为覆盖铜线路的帽层的介质材料层的界面处发生。这样的失效的常见原因包括在电子流动(“电子风”)的力的作用下金属离子的正向发散向下游移动。淀积后，铜线路包括空位，该空位是在淀积的颗粒之间的微间隙。施加热和/或电流，并经过一段时间，空位倾向于移动并积聚到一起以形成大尺寸的空隙。结果，在电子的预定路径的上游位置处，在金属互连中易形成空隙。

发明内容

根据本发明的一个方面，提供了一种互连结构和形成所述互连结构的方法。所述互连结构包括具有构图的开口的介质层，设置在所述构图的开口中的金属特征，以及覆盖所述金属特征的介质帽。所述介质帽具有内部拉伸应力，这样的应力有助于避免沿离开所述金属线路的方向的所述金属的电迁徙，特别是当所述金属线路具有张应力时。

在本发明的一个实施例中，通过淀积多个薄介质材料层形成所述介质帽，每一个薄介质材料层的厚度小于约50埃。在淀积每一个后续的介质层之前，等离子体处理每一个介质层以便所述介质帽具有内部拉伸应力。

根据本发明的一个实施例，所述金属特征包括选自铝、铜、钨、银、金、和镍的至少一种金属。

优选地，所述金属特征包括扩散阻挡层和铜的填充，所述扩散阻挡层给所述构图的开口的壁和底部加衬里，所述铜的填充覆盖所述开口内的所述扩散阻挡层。

在优选的实施例中，所述介质层的上表面限定了主表面，所述构图的开口为沿平行于所述主表面的方向定向的第一构图的开口，以及所述金属特征是第一金属特征。所述介质层还包括与所述第一构图的开口对准并沿相对于所述主表面的横向方向定向的第二构图的开口。所述互连结构还包括设置在所述第二构图的开口中的第二金属特征，所述第二金属特征被导电地连接至所述第一金属特征。

所述介质帽层包括选自二氧化硅(SiO₂)、Si₃N₄、SiC_xN_yH_z的一种或多种介质材料或介质材料的组合，其中x、y、z是可变的百分比。

在一个实施例中，以叠层的形式依次形成多个介质帽层，每一个所述介质帽层具有内部拉伸应力。

所述多个介质帽层包括至少三个介质帽层，每一个所述介质帽层具有约5埃到50埃之间的厚度。

可以提供介质垫层，所述介质垫层在所述多个介质帽层之下并覆盖所述金属特征，所述介质垫层具有基本上大于50埃的厚度。

扩散阻挡层与所述金属特征对准并接触所述金属特征，并且所述介质帽层覆盖所述扩散阻挡层。优选地，所述扩散阻挡层具有在约10埃到约500埃之间的厚度。

根据本发明的另一方面，提供了一种集成电路。所述集成电路包括互连结构，所述互连结构包括具有构图的开口的介质层和设置在所述构图的开口中的金属特征。在所述金属特征之上设置介质帽，所述介质帽具有内部拉伸应力。

根据本发明的另一方面，提供了一种用于形成互连结构的方法。根据这样的方法，在介质层中构图开口。在所述构图的开口中形成金属特征。在所述金属特征之上形成介质帽，所述介质帽具有内部拉伸应力。

根据一个实施例，可以在形成所述介质帽之前，淀积与所述金属特征的上表面接触的金属阻挡层。根据本发明的所述方面，所述金属阻挡层包括钴的合金。在所述实施例中，所述金属阻挡层具有约10埃到约500埃之间的厚度。

附图说明

现在将通过实例，并参考下列附图，描述本发明的实施例，在附图中：

图1是根据本发明的实施例的在制造期间的半导体芯片结构的截面视图；

图2是根据本发明的实施例的在图1的制造步骤之后的制造步骤期间的半导体芯片结构的截面视图；

图3是根据本发明的实施例的在图2的制造步骤之后的制造步骤期间的半导体芯片结构的截面视图；

图4是根据本发明的实施例的半导体芯片结构的截面视图；

图5是根据本发明的另一实施例的半导体芯片结构的截面视图；以及