[发明专利]单阈值和单导电类型逻辑

说明书

技术领域

本发明涉及一种逻辑组件，更具体地，本发明涉及一种具有单阈值和单导电类型电路元件的逻辑组件。

背景技术

互补金属氧化物半导体(简称CMOS)逻辑电路通常用于实现逻辑块，因为其自身优点，例如高输入阻抗、低输出阻抗、可忽略的静态功率消耗和轨间(rail-to-rail)的输出摆幅。图1示出采用传统CMOS技术的反相器逻辑结构。如图1所示，顾名思义CMOS逻辑电路同时使用N导电性(NMOS)和P导电性(PMOS)晶体管。在许多应用中，在逻辑电路中只采用单导电类型晶体管是所需的，例如聚合物或塑料电子器件、类似于硬盘的固态存储器应用。

通过减少掩模计数的数量和在制造期间的光刻工艺步骤，单导电类型逻辑电路对芯片的生产/制造成本是有利的。典型的单导电类型逻辑采用耗尽型晶体管作为载荷装置。采用耗尽型晶体管的单导电类型反相器在图2中示出。在本例中，可通过用具有负阈值电压的耗尽型NMOS晶体管替换传统CMOS的PMOS晶体管实现该单导电类型逻辑反相器。耗尽型晶体管的栅极连接它的源极，这使该晶体管用作电流源。该类型的仅用NMOS的逻辑电路的特性强烈地取决于该晶体管的尺寸。此外，在图2中示出的电路没有提供轨间输出。另外，这个电路具有高静态功率损耗。另外，该电路也没有提供制造成本优势，由于在芯片上制造耗尽或增强型晶体管需要更大数量的掩模和光刻工艺。

如图3所示，以二极管模式连接的晶体管替换耗尽型/增强型晶体管可以解决与耗尽型/增强型制造成本相关的问题。二极管接法晶体管可以具有与它的常规对应部分相同的阈值，并因此提供单阈值、单导电类型逻辑。二极管接法晶体管允许在芯片上制造具有相似特性的晶体管，以实现单阈值和单导电类型的逻辑电路，并因此减少在制造过程中掩模步骤(masking step)的数量而因此减少成本。

对于这种电路，轨间输出仍是问题。从图3中显而易见，该反相器的输出将达到Vdd-VT的最大值，其中VT是该晶体管的阈值电压。根据常规行业标准和技术要求，阈值电压大体选择为Vdd的1/4。要求阈值电压大约为Vdd的1/4以便在断开该晶体管时的亚阈值泄漏电流最小。这意味着输出可达到的最大值只能在Vdd的3/4左右，这不足以完全开启耦合至图3中输出端的下一个逻辑门中的晶体管。相对小的输出范围限制了这种类型电路的级联，这是主要的缺点。

因此，需要一种单阈值和单导电类型逻辑，它提供降低的功率消耗和轨间输出。

发明内容

本发明的其中一个目的是提供一种单阈值和单导电类型逻辑，这种逻辑提供降低的功率消耗和轨间输出。

为了这个目的，本发明提供一种由单阈值和单导电类型的电路元件构成的逻辑组件，包括：

逻辑电路，该电路具有至少一组开关，每个开关具有主电流路径和控制端子，所述主电流路径形成串联配置，具有与电源线耦合的第一和第二导电端子，所述主电流路径与形成逻辑组件400的输出的公共节点耦合，并且所述开关的控制端子与用于向所述控制端子提供彼此不重叠的时钟信号的时钟电路耦合，以及

输出升压电路(output boosting circuit)，用于提升所述逻辑组件400的输出，逻辑组件400包括使得能够向所述逻辑组件的输出供给额外的电荷的电容性装置，以及使得能够向所述电容性装置的第一端额外供给电荷的自举电路(bootstrapping circuit)，在所述电容性装置的第二端处产生提升的电压。

本发明的这个方面使得能够在仅采用单阈值和单导电类型逻辑元件的逻辑组件中形成轨间输出。这种电路采用电容性装置以将输出提升到轨间输出。另外，为该电路配置自举电路，以便确保该电容器充电/放电，使得能够提供额外的电荷，用于提升该逻辑组件的输出。采用单导电和单阈值类型元件减少掩模步骤的数量，随之降低逻辑组件的制造成本。

根据另一方面，该输出升压电路与所述逻辑电路的一组开关的控制端子之一耦合。在该实施例中，输出升压电路允许通过控制逻辑元件以提供足够的电荷产生高电压输出实现输出升压。根据另一方面，输出升压电路与所述逻辑电路输出耦合。在该实施例中，输出升压电路允许直接通过电容性装置实现输出升压。同样根据这一方面，所述一组开关的所述第一和第二导电端子中至少一个直接与电源线耦合，用于提供逻辑门。根据进一步的方面，所述一组开关的所述第一和第二导电端子中一个或二者通过一个或更多逻辑元件与电源线耦合，用于提供逻辑电路。这一方面提供了设计灵活性和选择性，以便根据特定应用或根据所需的精度选择和设计。