[发明专利]多处理器系统的性能仿真

说明书

背景

发明领域

本发明的实施例涉及处理器性能领域，尤其涉及性能仿真。

相关领域的描述

处理器系统上的性能仿真可用来评估各类可选设计。现代微处理器的复杂体系结构通常要求大规模的仿真或建模以精确表征系统性能。在多核或多处理器系统领域，因为由多核或处理器和存储器子系统使用之间的交互引起的复杂性，使得这种仿真已成为一种挑战。

仿真多核或多处理器系统的性能的现有技术具有诸多缺点。聚焦于精确仿真微体系结构特征的技术速度极为缓慢。为了缩短仿真时间，存在有使用随机采样或者基于特征化的多种技术。虽然这些技术对单线程工作量仿真有效，但是它们对多线程或多核环境可能效率低下。诸如分析模型和简化输入设置的其他技术要求每一个模型的形式证明或验证，因此就不适用于大型设计空间探索。此外，它们可能不精确。

附图简述

通过参考以下用于说明本发明的实施例的描述和附图将最好地理解本发明的实施例。附图中：

图1是示出其中可实施本发明的一个实施例的系统的图示。

图2是示出根据本发明的一个实施例的性能仿真器的图示。

图3是示出根据本发明的一个实施例的仿真的多核系统的图示。

图4是示出根据本发明的一个实施例的一种用于仿真多核系统性能的进程的流程图。

图5是示出根据本发明的一个实施例的一种用于评价来自每个核的微体系结构效果的进程的流程图。

图6是示出根据本发明的一个实施例的一种用于仿真存储器分层模型的进程的流程图。

图7是示出根据本发明的一个实施例的一种用于叠加的进程的流程图。

描述

本发明的一个实施例是一种仿真多核系统性能的技术。评估来自多核系统中的每个核的微体系结构效果。仿真与每个核相关联的存储器分层模型。仿真的存储器分层模型被叠加在评估的微体系结构效果上，以产生有关该多核系统的性能指标(performance figure)。

在以下的描述中，陈述了众多特定的细节。然而，应理解可在没有这些特定的细节的情况下实施本发明的实施例。在其它的例子中，没有示出公知的电路、结构和技术，以免混淆对本发明的理解。

可将本发明的一个实施例描述为进程，一般将该进程描述为流程图、流程图解、结构图或框图。尽管流程图将操作描述为顺序进程，但很多操作可并行或同时执行。此外，可重新安排操作的顺序。进程在其操作完成时终止。进程可以对应于方法、程序、过程、制造或加工方法等。

本发明的一个实施例是一种仿真多核或多处理器系统性能的技术。该技术提供了用于在对称或不对称群集芯片多处理器上快速建模多线程应用程序的性能的工具。在等效截面上执行一次核的慢速微体系结构仿真。这一仿真随后用作叠加各存储器分层仿真的基础。结果是一种能够通过仿真有效探索大型设计空间的方法。该技术还允许将微体系结构的仿真运行与存储器子系统运行临时分开。因此，仿真速度增加，从而允许对大量线程的处理器性能实践的仿真。此外，通过分开各模型，本技术还允许对该核的微体系结构性能仿真的重新使用。