[发明专利]用于修补缺陷输入/输出线的可重配置存储器块冗余

说明书

技术领域

本发明的实施例涉及存储器装置的领域，确切地来说涉及存储器装置中的冗余。

背景技术

块冗余通常用于修补例如闪速存储器的非易失性存储器中的行或列冗余无法修正的缺陷。例如字线与位线短接、字线与基板短接(例如粘着于1(stuck-at-one)或粘着于0(stuck-at-zero))等的缺陷模式均落在块修补的类别中。

例如位线与位线短接的列缺陷常常发生在非易失性存储器的制造中。虽然可以使用块冗余来修补此类缺陷，但是由于在管芯尺寸的增加，它们是成本昂贵的。通常，根据具体的块尺寸和存储器装置的密度，每个冗余块可能导致0.5％至1％的管芯尺寸的增加。

附图说明

可以通过参考用于说明本发明实施例的下文描述和附图来理解本发明的实施例。在这些附图中：

图1A是说明其中可以实施本发明的一个实施例的音乐播放器的示意图。

图1B是说明其中可以实施本发明的一个实施例的计算机系统的示意图。

图2是说明根据本发明的一个实施例的可重配置存储器电路的示意图。

图3是说明根据本发明的一个实施例的具有冗余块的可重配置存储器的示意图。

图4是说明根据本发明的一个实施例的存储器块的示意图。

图5是说明根据本发明的一个实施例的表结构的示意图。

图6是说明根据本发明的一个实施例的冗余块解码电路的示意图。

图7是说明根据本发明的一个实施例、用于重新配置冗余块的过程的流程图。

具体实施方式

本发明的实施例是一种在存储器装置中提供可重配置修补电路的技术。表结构包含多个项，每个项具有缺陷地址字和冗余地址字。冗余地址字对应于冗余块，并且是响应对存储器装置的存储器块中的缺陷输入/输出(I/O)线的存储器访问而生成的。解码电路将冗余地址字解码以选择冗余块中要替代缺陷I/O线的冗余I/O线。

在下文描述中，提出许多特定的细节。但是，要理解本发明的实施例可以在不采用这些特定细节的情况下实施。在其他情况中，未示出公知的电路、结构和技术，以免妨碍对本文描述的理解。

本发明的一个实施例可以作为常常以流程图、流程示意图、结构图或框图形式说明的过程来描述。虽然流程图可以作为顺序的过程来描述操作，但是许多操作可以并行或同时执行。此外，可以将这些操作的次序重新排列。当其操作完成时过程则终止。过程可以对应于方法、程序、过程、制造或加工方法等。

本发明的一个实施例用于使用冗余块修补或替代缺陷I/O线。块冗余通常在例如闪速存储器的非易失性存储器装置中使用。闪速存储器可以用于需要非易失性、快速擦除和高密度的多种应用中。这些应用的示例包括媒体播放器、成像单元、微处理器系统、汽车、无线装置、蜂窝电话、便携式摄像机、照相机、打印机、传真机、复印机、扫描仪、信号处理系统、通信装置、网络装置、电视(TV)机顶盒、采样键盘、售货机、个人数字助理(PDA)等。这种闪速存储器装置的典型特征可以包括块擦除和程序自动化、同步突发模式读、异步页模式读、低功率(例如3V至3.6V)、块锁定、功率跃变期间的块擦除/程序锁定、快速访问时间(例如最高50MHz零等待状态)、分开的代码和数据存储等。

图1A是说明其中可以实施本发明的一个实施例的音乐播放器10的示意图。音乐播放器10包括嵌入式控制器20、存储器控制器30、闪速存储器40、动态随机存取存储器(DRAM)50、液晶显示(LCD)面板60、光学接口65、串行接口70、无线接口75、用户接口80、音频解码器85、音频数模转换器(DAC)90和扬声器单元95。

嵌入式控制器20可以是执行程序或指令的任何处理单元。它可以是微处理器、微控制器、数字信号处理器(DSP)或专门为音频处理设计的处理器。存储器控制器30对闪速存储器40和DRAM 50执行存储器控制功能以使处理器23能够访问这些存储器装置。存储器控制器30还可以被集成在处理器20中。闪速存储器40存储例如程序或数据的非易失性信息。它可以包括引导代码、基本输入/输出系统(BIOS)、装置驱动程序、操作系统等。它包括可重配置存储器电路45。可重配置存储器电路45包括常规存储器块和冗余存储器块。可以重新配置冗余存储器块来修补常规存储器块中的缺陷I/O线。DRAM 50存储程序和/或包括由处理器20运行以执行下文描述的操作的程序的数据。DRAM还可以存储音乐播放器的操作系统。LCD面板60提供例如图形用户界面(GUI)、图形、文本、菜单、状态等的状态或交互信息的低功率显示。