[发明专利]基于finFET的非易失性存储器

说明书

技术领域

本发明涉及一种基于FinFET的非易失性存储器。

同时，本发明涉及一种制造该存储器的方法。

背景技术

出于尺寸的原因，在65nm及以下设计规则器件中使用平面MOSFET结构由于所谓的短沟道效应而变得越来越复杂。

应用finFET结构可以获得器件的性能的提高。

在finFET中，绝缘层(相对较窄)顶部上，在源和漏区之间产生硅线(鳍)作为沟道。然后，产生穿过鳍的线形控制栅极。通过一个薄栅氧化膜与鳍隔离的所述控制栅极围绕(在截面上)在所述鳍的侧壁和顶部外面，以从鳍沟道上的栅极获得相对较大的场效应。

对于闪速存储器，US2005/013983A1中已经公开了上述finFET结构的应用。将电荷俘获层定位于控制栅极和鳍材料(fin material)之间。这里，将电荷俘获叠层定位于鳍的顶部上。控制栅极层与电荷俘获叠层轮廓邻接，同时覆盖在上述鳍的侧壁以便形成侧壁晶体管。

不利的是，在现有技术的finFET闪速存储器制造期间，鳍结构及其顶部上的电荷俘获叠层的形成要求相对高精度的光刻技术，以保证鳍和电荷俘获叠层的尺寸分别具有最小的变动，因为这种尺寸变动将强烈地影响finFET存储器的电性能。

此外，鳍沟道和电荷俘获叠层间相对较小的接触区域将在存储器感测(读取)操作中期间导致相对较小的电流，可能要求对信号的额外放大。不利地是，用于放大的电路要求在半导体衬底上额外的封装。尤其是对于现有技术的器件，特别是相对较小的鳍尺寸，单位单元的较低电流电平不利地限制了器件的速度。

发明内容

本发明的目的是提供一种基于finFET的非易失性存储器，该存储器需要的光刻技术不甚严格，同时可以减小鳍和/或电荷俘获叠层的尺寸影响。

本发明涉及如权利要求所限定的基于finFET的存储器。本发明涉及衬底层上的非易失性存储器，包括源区、漏区和沟道区；

上述源区、漏区和沟道区排列在衬底层上的半导体层中；

沟道区呈鳍状，在源和漏区之间纵向地延伸；

其中，所述沟道区包括纵向延伸并且彼此间隔开的两个鳍部分以及位于所述鳍部分之间的鳍内间隔。电荷存储区位于所述鳍部分之间的鳍内间隔。

有利地，在根据本发明的非易失性存储器中，对鳍部分的位置和它们的及尺寸提供了更好的控制：减小了由误差造成的尺寸变动，因为存储器内的鳍部分之间的距离由沟道或鳍内间隔的宽度限定。

同时，本发明还涉及这种在衬底层上基于finFET存储器的制造方法，所述方法包括：

在衬底层上设置半导体层；

在半导体层中形成源和漏区以及沟道区，所述沟道区呈鳍状，并且在源和漏区之间纵向延伸；

在鳍状沟道区内形成两个鳍部分，所述鳍部分沿纵向延伸并且彼此间隔开，其中鳍内间隔位于所述鳍部分之间；以及

将电荷存储区设置在所述鳍部分之间的鳍内间隔中。

此外，本发明涉及包含至少一个上述非易失性存储器的存储器阵列。

同时，本发明涉及包括至少一个上述非易失性存储器的半导体器件。

附图说明

下面将结合附图对本发明进行详细描述，图中所示的是本发明的示例实施例。本领域的普通技术人员应该理解本发明其他可选或等效实施例可以在不背离本发明真实精神的前提下设计实施，发明范围仅由所附权利要求限制。

图1示出了根据本发明中的基于finFET的存储器的布局透视图；

图2示出了图1的基于finFET的存储器的截面图；

图3示出了图1所示基于finFET的存储器在经历制造步骤后的截面图；

图4示出了图1所示基于finFET的存储器在随后的制造步骤之后的截面图；

图5示出了图1所示基于finFET的存储器在另外的制造步骤之后的截面图；

图6示出了第一实施例中基于finFET的存储器的截面图；

图7示出了第二实施例中基于finFET的存储器的截面图；

图8示出了根据第三实施例的基于finFET的存储器的截面图；以及

图9示出了根据第四个实施例的基于finFET的存储器的截面图。

具体实施方式

图1示出了根据本发明中的基于finFET的存储器的实施例的布局透视图。

finFET结构1位于在绝缘层2上，例如二氧化硅层或SOI(绝缘体上的硅)晶片的BOX层(掩埋氧化物层)。