[发明专利]多层印刷线路板

说明书

技术领域

本发明涉及一种安装IC芯片等半导体元件的多层印刷线路板，尤其涉及可抑制在高频区域发生误动作的半导体元件安装基板。

背景技术

作为以往的半导体元件安装基板，有在形成有通孔导体的芯基板上交替层叠绝缘层和导体电路而成的积层基板(参照日本特开2002-374066)。

在现有技术的上述半导体元件安装用多层印刷线路板中，存在如下问题：将尺寸较大、且电极数较多的3GHz以上高速驱动的IC芯片安装于基板上时，安装后的IC芯片容易发生误动作。

发明内容

因此，本发明的目的在于提供一种安装后的IC芯片难以发生误动作的半导体元件安装用的多层印刷线路板。

即，本发明为：

一种多层印刷线路板，在具有通孔导体的芯基板上形成有积层布线层，在该积层布线层的表层上具有用于安装IC芯片等半导体元件(以下简称为“IC芯片”)的安装部，上述积层布线层是交替层叠了导体电路和绝缘性树脂层而成的，

位于安装上述半导体元件的区域的正下方的通孔导体的间距小于位于其它区域的通孔导体的间距。

在本发明中，所安装的IC芯片主要由处理器核心部分和存储器部分构成，可以使设于处理器核心部正下方的通孔导体的间距(窄间距)小于设于除处理器核心部之外区域的通孔导体的间距。

另外，在本发明中，“通孔导体”不仅是在贯通孔内壁面形成导体层而成的这种形式的通孔导体，还包括在该贯通孔内完全填充金属镀层等而成的形式的通孔导体，其中该贯通孔贯通芯基板或印刷线路板的全层，将“通孔导体”定义为将形成于芯基板或印刷线路板的正面及反面的导体层电连接的导体层。

在本发明中，设配设于构成IC芯片的处理器核心部正下方的IC芯片安装用的焊盘数量为Bc，设配设于处理器核心部正下方区域的通孔导体数量为Tc，设连接于IC芯片电极的所有焊盘数量为Bp，设所有的通孔导体数量为Tp时，则能够以满足如下关系式所表示的那样来配设IC芯片安装用焊盘和通孔导体，即

Bc/Tc＜Bp-Bc/Tp-Tc。

此外，在本发明中，设配设于IC芯片的处理器核心部正下方区域的通孔导体的间距为Pc，设在安装IC芯片的区域正下方的、除了处理器核心部之外的部分的正下方区域所设置的通孔导体的间距为Pm，设除了安装IC芯片的区域之外的区域所设置的通孔导体的间距为Ps时，则可以使通孔导体的配置密度满足如下关系式，Pc＜Pm≤Ps。即，可以将通孔导体配置成：通孔导体的配置密度是随着自IC芯片的处理器核心部正下方区域向除了处理器核心部以外的部分的正下方区域去而逐渐减小。

此外，在本发明中，配设于处理器核心部正下方区域的通孔导体的间距Pc可以是125～250μm。此外，在IC芯片正下方的、除了处理器核心部之外的部分的正下方区域所设置的通孔导体的间距Pm可以是150～600μm。另外，除了IC芯片正下方之外的区域所设置的通孔导体的间距Ps可以是200～600μm。

此外，在本发明中，可以将通孔导体及焊盘配置成：设于构成IC芯片的处理器核心部正下方区域的通孔导体的间距Pc与设于处理器核心部正下方的焊盘的间距相同。

此外，在本发明中，上述芯基板是在芯材上交替层叠导体电路和绝缘性树脂层而成的多层芯基板，设在上述多层芯基板内部所设置的导体电路的厚度为T、在多层芯基板表面所设置的导体电路的厚度为t时，可以使T≥1.5t。

根据本发明的多层印刷线路板，使设于IC芯片正下方区域的通孔导体的间距小于设于除IC芯片正下方之外区域的通孔导体的间距，即将设于IC芯片正下方区域的通孔导体的间距做成窄间距，从而可以使电源用通孔导体与接地用通孔导体之间间距为窄间距，因此，可以减小互感。其结果，抑制了向IC芯片的处理器核心部的电源供给的延迟，难以引起IC芯片的误动作。

此外，由于对IC芯片的误动作有较大影响的是处理器核心部，因此，做成使设于处理器核心部正下方的通孔导体的间距小于设于除处理器核心部之外的通孔导体的间距，对于防止IC芯片的误动作是有效的。

附图说明

图1是用于说明本发明的多层印刷线路板中的通孔导体的排列的概略图。

图2(a)～(e)是表示制造本发明实施例1的多层印刷线路板的一部分工序的图。

图3(a)～(f)是表示制造本发明实施例1的多层印刷线路板的一部分工序的图。

图4(a)～(c)是表示制造本发明实施例1的多层印刷线路板的一部分工序的图。