[发明专利]半导体存储装置及其制造方法

说明书

技术领域

本发明涉及到一种非易失性半导体存储装置及其制造方法，尤其涉及到一种非易失性存储器元件不具有浮栅、以层积构造绝缘膜的栅极绝缘膜进行电荷俘获的非易失性半导体存储装置及其制造方法。

背景技术

非易失性存储器元件从大的方面区分包括：作为电荷俘获单元使用嵌入到栅极绝缘膜中的聚硅等导电膜的FG(Floating Gate：浮栅)型、作为电荷俘获单元使用栅极绝缘膜中层积的硅氮化膜等绝缘性膜的MNOS(Metal Nitride Oxide Semiconductor：金属氮氧化物半导体)型、及MONOS(Metal Oxide Nitride Oxide Semiconductor：金属氧化物-氮化物-氧化物半导体)型。

FG型使用聚硅等作为电荷积蓄层，因此与栅极绝缘膜的能量障碍较大，俘获的电荷较少泄漏到半导体基板表面、栅电极一侧。另一方面，MNOS及MONOS型在层积的栅极绝缘膜中积蓄电荷，因此能量障碍较小。因此，一般情况下，FG型与MNOS型及MONOS型相比，高温下的存储保持特性较好。

但是，FG型中，在电荷保持能力上存在FG部与半导体基板表面之间的硅氧化膜薄膜化的问题。向10nm以下的硅氧化膜进行FN(Fowler-Nordheim)隧道注入时，产生在称作SILC(Stress InducedLeakage Current：应力引起泄漏电流)的低电场区域的泄漏电流，FG中积蓄的电荷通过该泄漏路径全部失去。因此，FG型的穿隧氧化膜的薄膜化由于产生SILC，因此从电荷保持能力的角度来说8nm是下限。因此，FG型难于同时实现精细化引起的动作电压的降低、及维持保持能力。

与之相对，在MNOS及MONOS型中，承担电荷积蓄的电荷俘获点在含有它的绝缘膜中在空间上离散地存在。因此，即使和FG型同样地因SILC产生泄漏路径，也仅失去泄漏路径周边的局部电荷，不至于全部失去整个元件的非易失性。因此，相对于FG型，可实现电荷保持层和半导体基板表面之间的硅氧化膜的薄膜化。结果是，与FG型相比，可通过薄膜化降低元件的动作电压。

近些年来，从上述精细化的角度出发，以实现半导体存储装置进一步的高集成化为目标，MNOS及MONOS型的非易失性半导体存储装置受到瞩目。

(现有例1)

MNOS型一般具有从半导体基板表面一侧开始，作为第1绝缘膜的硅氧化膜、作为第2绝缘膜的硅氮化膜构成的层积构造。作为第1绝缘膜的硅氧化膜防止积蓄的电荷泄漏到基板一侧，作为第2绝缘膜的硅氮化膜具有电荷俘获功能，并防止积蓄的电荷泄漏到栅电极一侧(例如参照2004年的アイ·イ一·デ一·エム·テクニカル·ダイジエスト(2004 International Electron Device Meeting Technology Digest)pp.885-888，图1、图9(非专利文献1)；以下称为现有例1)。

图17是表示在非专利文献1中发表的MNOS型非易失性存储器元件的构造的截面图。在该现有例1中，在该存储器元件中，在硅基板51上具有栅电极55、控制栅极50，在硅基板51的表面区域内具有源极/漏极区域58，作为第1绝缘膜53使用4nm的硅氧化膜，作为第2绝缘膜54使用26nm的硅氮化膜。

图18对由该现有例1获得的元件的电荷保持特性进行了评价，横轴表示时间，纵轴表示阈值(Vth)，针对将电荷写入元件时的Vth的时间变化，调查了保持温度依赖性。如果注意该图的150℃时的Vth，会发现3×10⁸sec(10年)后的阈值电压相对于初始Vth降低到约44，降低到一半以下。

(现有例2)

另一方面，MONOS型具有一般情况下从半导体基板表面一侧开始，作为第1绝缘膜的硅氧化膜、作为第2绝缘膜的硅氮化膜、作为第3绝缘膜的硅氧化膜构成的层积构造。并且，第1绝缘膜的硅氧化膜和MNOS型同样地防止积蓄的电荷泄漏到半导体基板，第2绝缘膜的硅氮化膜作为电荷积蓄层起作用，第3绝缘膜的硅氧化膜作为阻挡层防止积蓄的电荷泄漏到栅电极一侧(例如参照特开2004-221448号公报，图1、图20(专利文献1)；以下称为现有例2)。

MNOS型使第2硅氮化膜具有电荷俘获功能、及防止电荷向栅电极一侧扩散的功能，与之相对，MONOS型使第2硅氮化膜和第3硅氧化膜各自的功能独立。