[发明专利]具有单个势垒的沟槽型肖特基器件

说明书

相关申请的交叉引用

本申请基于2005年10月18日提交的、题为“TRENCHSCHOTTKY DEVICE WITH SINGLE BARRIER(具有单个势垒的沟槽型肖特基器件)”的第60/727,712号美国临时申请，并要求其优先权，该美国临时申请的内容通过引用而并入本文。

技术领域

本发明涉及半导体器件，更具体地涉及沟槽型肖特基器件及其制造工艺。

背景技术

沟槽型肖特基器件为人们所熟知，并且例如在Andoh和Chiola的题为“Trench Schottky Barrier Diode(沟槽型肖特基势垒二极管)”的第6,855,593号美国专利(IR-1663)中示出。平面型肖特基器件也为人们所熟知，并且在Gould的第4,398,344号美国专利(IR-659)中示出。

由于需要额外的必需的工艺步骤，以确保从沟槽壁除去在由沟槽形成的台顶部上的势垒金属，因而沟槽肖特基的制造较为复杂。

需要提供这样一种工艺，即，其具有更少的工艺步骤但并不影响最终器件特性。

发明内容

根据本发明，在硅衬底中形成隔开的沟槽，并且氧化物层在全部上表面上以及在沟槽侧壁上热生长。然后将氧化物层从台的顶部上除去，之后，通过在晶片(或管芯)的全部上表面上溅射、粘附到在该台的顶部处暴露的硅表面、形成所需的肖特基势垒以及粘附到沟槽的壁和底部上的氧化物层，从而沉积粘附到氧化物和硅的势垒金属。可以使用的势垒金属为，例如钛和钯。用来形成所述势垒金属的工艺可以是在上文参考的第4,398,344号Gould专利中描述的工艺。

沟槽深度和宽度以及台宽度的尺寸，可以是在上文描述的第6,855,593号美国专利中描述的尺寸。

附图说明

图1是在形成平行沟槽、对晶片的上表面进行氧化并且从台的顶部除去氧化物之后，晶片(或管芯)的一小部分的剖视图；以及

图2示出了图1中的晶片的整个表面上沉积势垒金属之后的情形，但该势垒金属只与台的顶部接触。

具体实施方式

首先参见图1，其示出了硅晶片(或管芯)10，硅晶片10是传导类型为N⁺的单晶硅并且在上部具有外延形成的表面层11。该晶片的顶部在外延形成的层11中具有多个同样的沟槽20、21、22。

在之前的工艺步骤中，晶片10的全部上表面具有在其上生长的、在每个沟槽的全部内部上以及在沟槽间的台上的热氧化物30。然后将氧化物30从台的顶部31上适当地除去。可选地，在沟槽蚀刻工艺过程中使用的掩模可适当地保留以阻挡台上的氧化物的生长。

然后适当地清洗晶片，之后，通过在晶片的全部暴露的有源表面上溅射而涂覆肖特基-形成的势垒金属40(图2)。选择的势垒金属将粘附到硅以在台的顶部31处形成肖特基势垒，并且也将粘附到沟槽内的氧化物30。因此，金属40与沟槽20、21和22的内壁和底部绝缘。

可以使用的势垒金属为，例如钛和钯；以及在上文参考的第4,398,344号专利中描述的金属等。

此后，沟槽内部可以填充任何适当的填料50以使器件的上表面变平。

然后可以将顶部和底部电极分别附接至晶片的顶部和底部。所示的底部电极50附接至N⁺晶片10的底部。

虽然对本发明的描述是参考其具体实施方式进行的，但对本领域的技术人员而言，许多其它的变化、修改以及其它的使用都是显而易见的。因此优选地，本发明不受本文的特定公开的限制。