[发明专利]层叠的集成电路芯片组装件

说明书

发明技术领域

本发明一般涉及集成电路芯片的封装，尤其涉及在同一封装中的多个集成 电路芯片的封装。

发明背景

许多集成电路都加固于引线框架上，该引线框架构成用于将封装的集成电 路连接至印刷电路板上的其它电路的金属化端子等等。通常，将单个集成电路 芯片安装在引线框架上，然后密封形成封装好的器件。然而，现有技术都是教 导将多个集成电路芯片集成为单个的封装。通过单个封装好的器件允许提供多 种功能。此外，这种紧凑的布置与几个分立的封装器件相比，减小了所需的封 装空间，同时再与多个分立的封装器件所需的多个管脚相比，也减小了管脚数 (pin count)

将多个芯片集成为单个的封装不是没有限制，散热是一个的问题，封装总 的大小也是问题。JEDEC标准控制着集成电路产业使用的封装类型。当可以使 用大封装时，制造商们尝试保持尽可能小的封装尺寸，来维持市场竞争力，增 加在印刷电路板上的电路密度。

在典型的使用多个芯片的集成电路封装中，分别安装芯片并使用结合至芯 片焊垫的导线在芯片之间提供互连是公知的。一个或多个芯片的接触垫可焊接 至金属化引线框架的引线。然后该组装件经过模塑工艺，其中将液化材料注入 至模子中，当其固化时，对引线框架及与其贴附的芯片提供机械保护。

对于结合引线框架来层叠集成电路芯片有许多种技术。一些技术提出是在 Liu等人的美国专利Nos：6919627；Pflughaupt等人的美国专利Nos：6897565； McMahon的美国专利Nos：6890798；Oka等人的美国专利Nos：6861760；Shim 等人的美国专利Nos：6841858；Gann等人的美国专利Nos：6806559；Coomer 的美国专利Nos：6777648；Seo等人的美国专利Nos：6759737和Hur的美国专利 Nos：6753207。

可以看出存在不使用结合导线集成多个芯片至集成电路封装的技术需求。 还存在直接将芯片焊接在一起并且焊接到引线框架上以简化集成工艺及其容易 装配的方法的另一种需求。

发明内容

根据发明的原理和概念，公开一种封装的集成电路，其中集成电路芯片一 个层叠到另一个上面，来提供不使用结合导线或预制件的低轮廓芯片组装件。 并排设置底部的两个集成电路芯片并且焊接至引线框架。将第三个集成电路芯 片层叠在底部的两个集成电路芯片上，并且直接焊接至底部的两个芯片。上部 的集成电路芯片不直接连接至引线框架。

根据发明的一个实施例，公开一种层叠的集成电路组装件，其包括具有接 触端子的引线框架结构、具有结合至各自的引线框架接触端子的底部接触垫的 第一集成电路。该集成电路封装还包括具有结合至各自的引线框架接触端子的 底部接触垫的第二集成电路。将第一和第二集成电路并排放置在引线框架结构 上，第一和第二集成电路每个都至少具有一个上部接触垫。还包括位于第一和 第二集成电路至少部分上面的第三集成电路，其中第三集成电路具有直接结合 至第一和第二集成电路的上部接触的底部接触垫。

根据发明的另一实施例，公开一种层叠的集成电路组装件，其具有带有接 触端子的引线框架结构、具有多个二极管的第一二极管阵列集成电路，该第一 二极管阵列集成电路具有与各自的二极管阳极对应的底部接触垫。将该底部接 触垫结合到各自的引线框架接触端子，该二极管的阴极连接到公共上部接触垫。 还包括具有多个二极管的第二二极管阵列集成电路，该第二二极管阵列集成电 路具有与各自的所述二极管阴极对应的底部接触垫，将所述第二二极管阵列集 成电路的底部接触垫连接到各自的引线框架接触端子。将所述第二二极管阵列 集成电路的二极管阳极连接至公共上部接触垫。将该第一和第二二极管阵列集 成电路并排放置在引线框架结构上，并且该第一和第二二极管阵列集成电路的 底部接触垫结合至该引线框架结构。过压保护集成电路叠置在该第一和第二二 极管阵列集成电路的至少部分上面，该过压集成电路具有底部接触垫，该底部 接触垫直接结合到第一和第二二极管阵列集成电路各自的上部接触。