[发明专利]计算器系统内主动同步的方法

说明书

技术领域

本发明关于微处理器，尤其关于在多处理器系统中的处理器间进行同步。

背景技术

过去约十年间，现代微处理器的效能一直稳定且有些引人注目地增加。绝大部分，效能增加可归功于操作频率的增加，以及大家所熟知的深流水(deep pipelining)技术。一般说来，深流水是指使用许多阶段的指令流水，而且每个阶段作动更少，藉此使得总流水能以较快的速度执行。前述技术已供业界使用良好，然而，频率的增加与深流水的使用存在有缺点。举例来说，时钟偏差(clock skew)与电力消耗在高频率操作时会变得重要。就其本身而言，系统等级热预算点(system level thermal budget points)所造成的物理限制与管理时钟偏差所增加的难度，可显示前述技术的可实施限制即将来临。因此，工业界已经着手寻找其它增加效能的技术，其中一种增加效能的技术类型是使用多核心处理器和更为普遍的多元处理。

当计算器系统使用越来越多处理器(例如处理核心)的多元处理结构，干涉或竞争相同存储器资料的请求者数量会增加到传统程序同步方法所无法适用的程度。举例来说，当少量的处理器竞争一个资源时，仅藉由锁定结构就可在编码的关键区域提供充分的效能。举例来说，存储器位置上被锁定的算数运算可能是足够的。当多元处理的规模成长时，这些基元(primitives)变得越来越没有效率。之后，更多进阶的处理器包含增加指令到指令集中，其中前述指令集包含以单一存储器位置的原子级更新(atomically updating)为基础的硬件同步基元(例如CMPXCHG、CMPXCHG8B和CMPXCHG16B)。然而，我们目前正进入即使前述的硬件基元也无法提供所要求的高效能和多处理器数量多元处理器的领域中。

许多传统的处理器使用以乐观模型(optimistic mode)为基础的同步技术，也就是当在多处理器的环境中运作时，这些传统的处理器被设计来在假设能藉由重复地再执行同步码直到没有干涉被侦测到以达成同步，然后宣告已达成同步的情况下运作。此种类型的同步会招致非所期望的时间浪费，尤其在许多处理器尝试相同的同步事件时，由于没有一个处理器可以立刻实时向前进展，因此，需要不同的同步技术。

发明内容

在计算器系统中提供主动同步的方法在不同的实施例中被揭露。在一个实施例中，所述方法包括处理器对特定的存储器资源请求互斥存取。前述请求可包含一个或多个与特定存储器资源相关联的地址。所述方法也包含将每个请求的地址与多个地址的组中的每个地址进行比较。每个地址的组中的地址可与已对请求者授权互斥存取的个别内存内存资源相对应。此外，为响应于所述一个或多个地址中的任何地址与已授权其它储理器或多个处理器的多个地址的组中的任何地址匹配，所述方法包含返回与包含匹配地址的组相关联的计数值。前述的计数值可表示一些竞争所述匹配地址的一些请求者。

在一个特定的实例中，所述方法包含返回零的通过计数值，用以响应所述一个或多个地址中没有地址与所述多个地址的组中的任何地址匹配。

在另一个实施例中，计算器系统包含一个或多个可相互或可与一个或多个存储器结合的处理器。每个处理器可执行指令对特定存储器资源请求互斥存取。前述请求可包含一个或多个与特定存储器资源相关联的地址。所述计算器系统也包含可将请求的每个地址与多个地址的组中的每个地址进行比对的同步仲裁器单元。多个地址的组中的每一个地址与具有互斥存取的请求者的个别存储器资源相对应。为响应一个或多个地址中的任何地址与多个地址的组中的任何地址匹配，前述同步仲裁器单元可返回与包含匹配地址的组相关联的计数值。前述的计数值可表示一些竞争所述匹配地址的一些请求者。

附图说明

图1为一个计算器系统实施例的方块图。

图2为描述图1中处理节点更进一步实施例的方块图。

图3为描述图1和图2所显示计算器系统运作实施例的流程图。

图4为描述图1和图2所显示计算器系统在相应接收一致无效探查(coherency invalidation probe)时运作实施例的流程图。

尽管所述发明容许不同的修改与替代形式，其具体的实施例以图式为例子的方式表示，将在此详细描述。然而，可被理解的是，这些图式与其详细说明并不试图限定本发明为所揭露的特定型式，相反地，应涵盖附加权利要求所定义所有落于本发明精神与领域的修改、相等物与替代形式。值得注意的是，在整份申请中所使用的单字「可(may)」具有许可的意思(也就是有这样的可能、可能可以)而不是强制的意思(也就是必须)。

具体实施方式