[发明专利]减少输入端子与功率轨之间的泄漏的设备和方法有效
申请号: | 200680040036.6 | 申请日: | 2006-10-25 |
公开(公告)号: | CN101379672A | 公开(公告)日: | 2009-03-04 |
发明(设计)人: | 罗伯特·迈克尔·斯坦霍夫;戴维·约翰·鲍德温;乔纳森·斯考特·布罗德斯基 | 申请(专利权)人: | 德州仪器公司 |
主分类号: | H02H9/00 | 分类号: | H02H9/00 |
代理公司: | 北京律盟知识产权代理有限责任公司 | 代理人: | 刘国伟 |
地址: | 美国得*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 减少 输入 端子 功率 之间 泄漏 设备 方法 | ||
技术领域
本发明针对输入电路,且尤其针对操作以适应静电放电(ESD)条件的输入电路。
背景技术
设计静电放电(ESD)单元或箝位单元以防止电压在特定电路位置(例如端子)处 增大。与ESD单元一起使用的电路应限制或防止正常操作期间特定端子处或通过特定端 子的电泄漏,还应支持静电荷在ESD单元的控制下从特定端子放电。难以确保在正常操 作条件期间只准许非常少的电流在特定端子处或通过特定端子流动(即,泄漏)。
需要一种用于在正常操作期间严格限制电流泄漏,同时准许电流在ESD条件期间流 经电路位点(例如端子)的设备和方法。
发明内容
本发明提供一种用于减少系统的输入位点与至少一个功率轨之间的电流泄漏的设 备,其针对每个各别功率轨包含:(a)第一二极管单元,其耦合在所述输入位点与耦合 位点之间。所述第一二极管单元经配置以在所述设备的正常操作期间实现大体上零电位 降,(b)第二二极管单元,其耦合在所述耦合位点与所述各别功率轨之间。所述第二二 极管单元经配置以在所述设备的正常操作期间不呈现正向偏置。在所述设备的预定操作 条件期间,所述第一和第二二极管单元协作以实现所述输入位点与所述各别功率轨之间 的电流流动。
本发明提供一种用于减少系统的输入位点与至少一个功率轨之间的电流泄漏的方 法,其针对每个各别功率轨包含以下步骤:(a)以非特定次序:(1)提供耦合在所述输 入位点与耦合位点之间的第一二极管单元;且(2)提供耦合在所述耦合位点与所述各别 功率轨之间的第二二极管单元,(b)以非特定次序:(1)配置所述第一二极管单元以在 设备的正常操作期间实现跨越第一二极管单元的大体上零电位降;且(2)配置所述第二 二极管单元以在设备的正常操作期间不呈现正向偏置,(c)在设备的预定操作条件期间, 协作地操作第一和第二二极管单元以实现输入位点与各别功率轨之间的电流流动。
因此,本发明的目的是提供一种用于在正常操作期间严格限制电流泄漏,同时在ESD 条件期间允许电流流经电路位点(例如端子)的设备和方法。
当结合说明本发明优选实施例的附图考虑时,将从以下说明书和权利要求书明白本 发明的进一步目的和特征,在附图中,在各个图中使用相同参考标号来标记相同元件。
附图说明
图1是现有技术防泄漏电路布置的电气示意图。
图2是根据本发明教示而配置的防泄漏电路布置的第一实施例的电气示意图。
图3是根据本发明教示而配置的防泄漏电路布置的第二实施例的电气示意图。
图4是根据本发明教示而配置的防泄漏电路布置的第三实施例的电气示意图。
图5是说明本发明的方法的流程图。
具体实施方式
图1是现有技术防泄漏电路布置的电气示意图。在图1中,输入电路12使用电路 10。输入电路12包含用于接收输入电压VIN的输入引脚14;输入电压VIN被提供到主机 系统(图1中未展示)。输入电路12还包含:下电压轨16,其与下电压轨引脚17耦合, 下轨电压VSS被施加到所述下电压轨引脚17;以及上电压轨18,其与上电压轨引脚19 耦合,上轨电压VDD被施加到所述上电压轨引脚19。下电压轨16和上电压轨18可提供 轨电压VSS、VDD,以供主机系统(图1中未展示)使用。优选的是,下轨电压VSS小于 输入电压VIN,且输入电压VIN小于上轨电压VDD。以举例方式而并非以限制的方式,下 轨电压VSS可为零伏,输入电压VIN可围绕2伏变化,且上轨电压VDD可为5伏。静电 放电(ESD)单元20可与至少下轨引脚16和上轨电压引脚18耦合,以有助于静电放电 到接地22。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于德州仪器公司,未经德州仪器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200680040036.6/2.html,转载请声明来源钻瓜专利网。