[发明专利]具有减少的栅极氧化物泄漏的取代金属栅极晶体管

说明书

技术领域

本发明是关于包括晶体管的半导体器件，该等晶体管具有金属栅极电极与减少的栅极氧化物泄漏(leakage)。本发明特别可应用于具有次微米(submicron)设计特征的高速半导体器件。

背景技术

在单一集成电路上整合数亿个电路元件(例如晶体管)需要使电路元件包括互连(interconnection)结构的实际尺寸更可观的缩小或微小型化(micro-miniaturization)。微小型化已在晶体管工程复杂度上产生可观的增加，诸如包含渐变式井掺杂(graded well-doping)、外延生长(epitaxial)的晶片、环形注入物(halo implant)、尖端注入物(tip implant)、轻浓度掺杂(lightly doped)漏极结构、用于源极/漏极区域的多种注入物、栅极与源极/漏极的硅化(silicidation)及多种侧壁间隔件(sidewall spacer)。

高效能的需求需要微电子组件的高速操作，而该等微电子组件除了低泄漏外(亦即，低截止状态电流(low off-state current))还需要高驱动电流，以降低电力消耗。结构与掺杂参数典型地倾向于提供所希望的驱动电流的增加，而不利地影响泄漏电流。

金属栅极电极已进化成通过减少多晶硅耗乏(polysilicon depletion)用来改善驱动电流，并降低形成金属栅极后的处理温度。为实行取代金属栅极的处理流程，通过干/湿蚀刻来移除假栅极(dummy gate)(例如多晶硅)，然后进行金属沉积。

对于更微小型化的持续需求需要减小晶体管的特征尺寸，包括用于金属栅极晶体管的栅极氧化物层。必须减小此等栅极氧化物层以达成极薄的有效氧化物厚度(effective oxide thickness，EOT)。但因为有泄漏电流，企图形成厚度约15埃()的栅极氧化物的此目的不切实际。

因此，需要具有减小的EOT及减小的泄漏电流的栅极氧化物的金属栅极晶体管。亦需要能制造包括具有减小的EOT的栅极氧化物的金属栅极晶体管的半导体器件而不需牺牲器件速度的方法。

发明内容

本发明的优点为一种具有晶体管的半导体器件，该晶体管减小的EOT及减少的泄漏电流的栅极氧化物与金属栅极电极。

本发明的另一优点为一种制造包括晶体管的半导体器件的方法，该晶体管具有减少的EOT及减少的泄漏电流的栅极氧化物与金属栅极电极。

将在以下说明中提出本发明的额外优点及其他特征，且该等额外优点及其他特征部份在该技术领域具有通常知识者在查看过下列说明后将变的明白，或部份可从本发明的实施而了解。如在所附权利要求书中特别指出者，可实现及获得本发明的优点。

根据本发明，通过一种半导体器件部份地达成前述及其他优点，该半导体器件包括：衬底；在该衬底上的栅极介电层；在该栅极介电层上的保护层；以及在该保护层上的金属栅极电极；其中，该保护层在该栅极介电层与该金属栅极电极之间具有渐变的组成(graded composition)。

本发明的实施例包括具有栅极氧化物(例如，氧化硅)及其上的保护层的金属栅极晶体管。此实施例的态样包括保护层，该保护层包括含有金属碳化物的非晶形碳(amorphous carbon)层，该金属碳化物通过在浓度高达约原子百分比(at.％)50％时使金属从栅极电极扩散进入该非晶形碳层而形成。典型地，金属碳化物的浓度在接近非晶形碳层与金属栅极电极之间的接口为约原子百分比80％，并跨过该非晶形碳层而在与栅极氧化物层的接口处减少至约原子百分比20％。实施例亦包括沉积含有至少一种额外元素(例如氧、硅及/或氮)的非晶形碳层。

本发明的另一态样为一种半导体器件，包括：衬底；在该衬底上的栅极介电层；以及，在该栅极介电层上的金属栅极电极；其中，该栅极介电层包括氧化物层，该氧化物层含有具有大于4的介电常数(k)的氧化物；以及硅，集中在该氧化物层与该衬底及与该金属栅极电极的接口处。

实施例包括形成栅极介电层，该栅极介电层包括在衬底上的多晶硅层、在第一多晶硅层上的含有高介电常数氧化物的氧化物层、及在氧化物层上与金属栅极电极邻近的第二多晶硅层。