[发明专利]交叉点结构的半导体存储装置

权利要求书

1.一种交叉点结构的半导体存储装置，具有：交叉点结构的存储单元阵列，具备构成在相同方向上延伸的多个位线的位线侧电极布线、与所述位线侧电极布线交叉的构成多个字线的字线侧电极布线、以及在所述位线侧电极布线和所述字线侧电极布线的各交点的所述位线侧电极布线和所述字线侧电极布线之间配置的用于存储数据并且由存储材料体构成的存储单元；用于对所述存储单元阵列内的任意所述交点的所述存储单元施加动作电压并且选择与该存储单元连接的所述字线以及所述位线、且与所述多个字线的至少一端连接的字线译码器和与所述多个位线的至少一端连接的位线译码器，其特征在于：

在包括所述多个字线内的最接近所述位线译码器的字线的至少一部分字线和所述字线译码器之间、以及包括所述多个位线内的最接近所述字线译码器的位线的至少一部分位线和所述位线译码器之间的至少任意一方，分别串联连接有布线电阻调整用的负载电阻体，

以如下方式设定所述负载电阻体的电阻值：从任意一个所述交点到所述字线译码器连接的一侧的一端的最短路径中的一条所述字线的布线电阻值、从该交点到所述位线译码器连接的一侧的一端的最短路径中的一条所述位线的布线电阻值、以及与该交点对应的所述字线和所述位线的至少任意一方连接的所述负载电阻体的电阻值之和提供的所述字线译码器与所述位线译码器间的总布线电阻值的在全部所述交点处的最低值与最高值之差所规定的偏差，与不连接所述负载电阻体的情况相比降低，

在所述负载电阻体与所述多个字线的至少一部分字线连接的情况下，所述负载电阻体的电阻值以越是与接近所述位线译码器的所述字线连接的所述负载电阻体越高的方式依次阶梯性地设定，

在所述负载电阻体与所述多个位线的至少一部分位线连接的情况下，所述负载电阻体的电阻值以越是与接近所述字线译码器的所述位线连接的所述负载电阻体越高的方式依次阶梯性地设定。

2.如权利要求1的交叉点结构的半导体存储装置，其特征在于：

在所述负载电阻体与以等间隔配置的所述多个字线的至少一部分连接的情况下，以与相邻的两条所述字线连接的两个所述负载电阻体的电阻值之差与同一所述位线上的相邻的两个所述交点间的所述位线的布线电阻相等的方式，设定所述负载电阻体的电阻值，

在所述负载电阻体与以等间隔配置的所述多个位线的至少一部分连接的情况下，以与相邻的两条所述位线连接的两个所述负载电阻体的电阻值之差与同一所述字线上的相邻的两个所述交点间的所述字线的布线电阻相等的方式，设定所述负载电阻体的电阻值。

3.如权利要求1的交叉点结构的半导体存储装置，其特征在于：

所述负载电阻体分别串联连接在所述多个字线中的包括最接近所述位线译码器的字线的至少一部分字线与所述字线译码器之间、以及所述多个位线中的包括最接近所述字线译码器的位线的至少一部分位线与所述位线译码器之间。

4.如权利要求1的交叉点结构的半导体存储装置，其特征在于：

以如下方式设定所述负载电阻体各自的电阻值：从所述字线译码器到任意一个所述交点的一条所述字线的布线电阻值、从所述位线译码器到该交点的一条所述位线的布线电阻值、分别与和该交点对应的所述字线和所述位线连接的所述负载电阻体的电阻值之和在各任意所述交点彼此间固定。

5.如权利要求1的交叉点结构的半导体存储装置，其特征在于：

不在处于离所述位线译码器最远的位置的所述字线、或者处于离所述字线译码器最远的位置的所述位线、或者这二者上连接所述负载电阻体。

6.如权利要求1的交叉点结构的半导体存储装置，其特征在于：

所述负载电阻体由所述字线侧电极布线或者所述位线侧电极布线的一部分构成。

7.如权利要求6的交叉点结构的半导体存储装置，其特征在于：

所述负载电阻体由延长到所述字线侧电极布线或者所述位线侧电极布线的所述存储单元阵列外的部分构成，利用该延长部分的长度分别调整所述负载电阻体的电阻值。