[发明专利]积分模数转换器

权利要求书

1.一种积分模数转换器(ADC)，用于将模拟输入信号(20)转换成数字输出信号，所述积分ADC包括：

信号产生装置，用于产生频率等于或大于采样频率的基准时钟信号(12)；

延迟锁定回路(2，50)，包括带有多个延迟单元(26，60)的延迟线(34，58)，其中所述将延迟锁定回路锁定到基准时钟信号；

积分装置(4)，用于积分第一信号；以及

数字逻辑装置(8，72)，用于根据所述积分装置执行的积分的定时测量来产生数字输出信号，其中定时测量至少部分取决于所述多个延迟单元的逻辑状态。

2.根据权利要求1所述的积分ADC，其中所述基准时钟信号(12)的频率等于采样频率。

3.根据权利要求1所述的积分ADC，其中所述定时测量全部由所述多个延迟单元(26，60)的逻辑状态确定。

4.根据权利要求1所述的积分ADC，其中所述延迟锁定回路是倍增延迟锁定回路(MDLL)(50)，所述MDLL还包括分频装置(62)，用于对延迟线(58)的输出分频，并且其中所述定时测量由所述多个延迟单元(60)的逻辑状态以及所述分频装置的输出确定。

5.一种积分模数转换器(ADC)，用于将模拟输入信号转换成数字输出信号，所述积分ADC包括：

信号产生装置，用于产生具有采样频率的采样时钟信号；

环形振荡器，包括带有多个延迟单元的延迟线，其中环形振荡器用于产生振荡信号，所述振荡信号具有等于或大于采样频率的振荡频率；

积分装置，用于积分第一信号；

校准装置，用于通过确定在采样周期中振荡信号边缘通过的延迟单元的个数，利用采样频率或基准频率来校准环形振荡器的振荡频率；以及

数字逻辑装置，用于根据由所述积分装置执行的积分的定时测量，来产生数字输出信号，并且其中所述定时测量至少部分地取决于所述多个延迟单元的逻辑状态。

6.根据权利要求1或5中所述的积分ADC，还包括：

比较装置(6)，用于对所述积分装置的输出与第二信号进行比较，并且当所述积分装置的输出与第二信号相等时输出信号(26)；

以及其中响应于来自比较装置的信号进行所述定时测量。

7.根据权利要求6中所述的ADC，其中所述第二信号是模拟输入信号而第一信号是基准电压或电流源。

8.根据权利要求6中所述的ADC，还包括采样和保持装置(10)，用于响应于基准时钟信号或采样时钟信号，采样和保持模拟输入信号值，并且其中所述第二信号是采样和保持装置的输出，而第一信号是基准电压或电流源。

9.根据权利要求1或5中所述的积分ADC，用于将来自两个或更多通道的模拟输入信号转换成相应的数字输出信号，其中所述积分ADC还包括：

积分装置，一个积分装置用于第二及随后通道中的一个通道；以及

数字逻辑装置，一个数字逻辑装置用于第二及随后通道中的一个通道；

其中一个延迟锁定回路或一个环形振荡器由所述两个或更多通道共享，并且其中每个通道的定时测量至少部分地取决于所述多个延迟元件的逻辑状态。

10.一种将模拟输入信号转换成数字输出信号的方法，使用包括延迟线(34，58)的延迟锁定回路(2，50)，所述延迟线包括多个延迟单元(36，60)，所述方法包括：

使延迟锁定回路与频率等于或大于采样频率的基准时钟信号同步；

对第一信号的积分进行定时以产生定时测量，其中定时测量至少部分取决于所述多个延迟单元的逻辑状态；以及

将定时测量转换成数字输出信号。

11.根据权利要求10中所述的方法，其中所述延迟锁定回路是倍增延迟锁定回路(MDLL)(50)，所述MDLL还包括分频装置(62)，用于对延迟线的输出进行分频，并且其中在对第一信号的积分进行定时的步骤中，定时测量由所述多个延迟单元的逻辑状态以及分频装置的输出确定。