[发明专利]用于管理高速缓存器分割的方法及设备有效
申请号: | 200680042481.6 | 申请日: | 2006-09-21 |
公开(公告)号: | CN101310260A | 公开(公告)日: | 2008-11-19 |
发明(设计)人: | 布赖恩·迈克尔·斯坦普尔;詹姆斯·诺里斯·迪芬德尔费尔;杰弗里·托德·布里奇斯;托马斯·安德鲁·萨托里乌斯;罗德尼·韦恩·史密斯;罗伯特·道格拉斯·克兰西;维克托·罗伯茨·奥格斯堡 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | G06F12/12 | 分类号: | G06F12/12 |
代理公司: | 北京律盟知识产权代理有限责任公司 | 代理人: | 刘国伟 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 管理 高速缓存 分割 方法 设备 | ||
技术领域
本发明大体来说涉及高速缓存存储器,且更特定来说涉及对这种存储器的划分的管理,例如较高与较低优先级条目之间的划分。
背景技术
将高速缓存存储器分区为锁定及未锁定区域是一种常见的做法。更特定来说,已经知晓在锁定与未锁定条目之间分配高速缓存器组的路径,但用于锁定/未锁定分区管理的常规方法具有某些缺陷。
例如,一种将高速缓存器路径划分为锁定及未锁定部分的方法为每高速缓存器组总共使用三个指针。所述三个指针包含用以指示所述高速缓存器组中的下一锁定条目的锁定指针,及用以指示所述高速缓存器组中的下一未锁定条目的未锁定指针。第三个指针为锁定条目分区界定一个上限或最高限度,且因此为未锁定分区建立一个固定的最低限度。也就是说,在所述三个指针的方法中,两个指针用于管理高速缓存器组的锁定及未锁定部分的连续写入,且第三指针用于指示高速缓存器组的锁定与未锁定部分之间的固定边界。
管理既定的高速缓存器组的锁定及未锁定部分的另一方法依赖于在所述组的每一高速缓存器路径中的每高速缓存线中所使用的锁定/未锁位。使用此方法,额外的寄存器位将单独的高速缓存线标记为锁定或未锁定。
虽然上述方法的确准许对高速缓存器组的锁定及未锁定部分进行至少有限的管理,但这样做是以使用额外的寄存器、增加软件开销及降低高速缓存器使用效率为代价的。这些缺点对于大型高速缓存器来说尤其成问题,在所述高速缓存器中,大量的寄存器资源交付给高速缓存存储器分区的管理。
发明内容
本文所教示的一种管理高速缓存存储器分区的方法的一个实施例包括:提供用于到高速缓存存储器中的较高优先级写入的第一写入指针,及用于到所述高速缓存存储器中的较低优先级写入的第二写入指针;及将所述第一写入指针用作所述较低优先级写入的定界符。将所述第一写入指针用作所述较低优先级写入的定界符通常包括阻止所述第二写入指针指向已对其进行较高优先级写入的高速缓存存储器位置。
因此,将第一指针与较高优先级写入相关联并限制第二指针的位置可在高速缓存存储器的相邻的较高与较低优先级区域之间建立动态边界。换句话说,可视需要来进行正在进行的较低优先级写入,但是可通过操纵第一及第二指针回收所述较低优先级写入所占用的高速缓存存储器位置来进行较高优先级写入。以此方式,如本文所教示的在并入有高速缓存器分区的微处理器上执行的软件无需明确地设定及管理分区边界。
例如,微处理器可经配置以为每高速缓存器组提供两个指针,其中所述指针中的第一者表示为(较高优先级)锁定指针,且这些指针中的第二者表示为(较低优先级)未锁定指针。所述微处理器中所包含的高速缓存器分区控制电路经配置以将所述锁定指针指向高速缓存器组中的第一未锁定条目,以使(例如)所述指针下方的所有条目都被锁定。此外,根据下一高速缓存写入是锁定写入还是未锁定写入,所述锁定及未锁定指针两者均将指向高速缓存器组中的下一牺牲者。在此配置中,所述锁定指针担当未锁定区域的最低限度,且可操纵所述未锁定指针以使其移动到高速缓存器组中具有连续未锁定写入的最大位置并绕回到所述锁定指针。
附图说明
图1是图解说明本文中所教示的指针管理及所得动态高速缓存器分区的一个实施例的逻辑流程图。
图2及图3是高速缓存存储器的方框图,且其图解说明使用第一及第二指针来形成所述高速缓存存储器的较高优先级及较低优先级区域,所述区域之间有动态边界。
图4-7是高速缓存器组的方框图且其图解说明使用一对指针来动态地管理高速缓存器组中的经分区路径。
图8及图9是图解说明通过使用第一及第二指针来动态地分区高速缓存器组的另一实施例的方框图。
图10是图解说明使用多个指针在高速缓存存储器中形成具有不同优先级的多个动态分界区域。
图11是并入有高速缓存器控制电路的微处理器的方框图,所述高速缓存器控制电路经配置以根据本文所教示方法中的一者或多者通过使用指针对来执行高速缓存存储器分区管理。
图12是分区控制电路的方框图,所述分区控制电路可包含在(例如)图11的微处理器中的高速缓存存储器控制电路中。
具体实施方式
图1是广义地图解说明本文中所教示的管理高速缓存存储器分区的方法的逻辑流程图。所述方法基于:提供用于到高速缓存存储器中的较高优先级写入的第一写入指针,及用于到所述高速缓存存储器的较低优先级写入的第二写入指针(步骤100)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200680042481.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:砂光机
- 下一篇:用于被采样系统的对调节器引入的开关噪声的管理