[发明专利]时钟去偏移方法、装置和系统

说明书

技术领域

本发明一般涉及时钟电路，并且更为具体地涉及具有去偏移(deskew) 功能的时钟电路。

背景技术

诸如处理器和存储器设备之类的集成电路通常使用数字数据信号和时 钟信号来彼此进行通信。时钟信号和数据信号通常是彼此“同步的(timed)” 或“相位对准的”，从而使得时钟信号可以用来锁存数据。

图1示出了使发送的数据信号与接收的时钟信号对准的现有电路。所 述电路包括时钟缓存器102、分频器108、相位比较器114、伪时钟缓存器 118、延迟线104和110、移位寄存器116、输出缓存器106以及伪输出缓存 器112。

利用由延迟线104生成的时钟信号来同步输出数据DQ，其中延迟线 104与延迟线110由移位寄存器116并行控制。延迟锁定环(DLL)电路由相 位比较器114、移位寄存器116、延迟线110、伪输出缓存器112以及伪时 钟寄存器118构成。伪输出缓存器112的延迟匹配输出缓存器106的延迟， 伪时钟缓存器118的延迟匹配时钟缓存器102的延迟。通过在DLL中使用 匹配延迟电路，节点117上的信号的相位近似地匹配CLK，并且DQ的相 位也近似地匹配CLK。

发明内容

本技术方案包括主和从时钟发生器以及用于产生具有各种相位的时钟 信号的相位插值器。时钟信号用于控制输出复用器，输出复用器对于每次 时钟转换发送多个数据符号。

在一个方案中，一种集成电路包括：时钟输入焊点，用于接收输入时 钟信号；时钟输出焊点，用于发送输出时钟信号；环路电路，用于使所述 输入时钟信号和所述输出时钟信号相位锁定；从电路，用于响应于所述环 路电路而产生第一时钟信号和第二时钟信号，所述第一时钟信号的相位等 于所述输出时钟信号的相位，所述第二时钟信号的相位与所述第一时钟信 号的相位偏差90度；以及输出复用器，其具有控制输入，所述控制输入被 耦合以响应于所述第一时钟信号和所述第二时钟信号，并且所述输出复用 器具有数据输入，所述数据输入被耦合以接收四个独立相位的数据信号。

在另一个方案中，一种集成电路包括：时钟输入焊点，用于接收输入 时钟；时钟输出焊点，用于发送输出时钟；数据输出焊点，用于发送数据 信号；环路电路，用于使所述输出时钟与所述输入时钟相位对准，其中所 述输出时钟是根据所述输入时钟导出的；以及数据输出电路，其包括输出 复用器，所述输出复用器被耦合以驱动所述数据输出焊点，所述输出复用 器具有控制输入，所述控制输入被耦合以接收与所述输出时钟相关的时钟 信号。

在另一个方案中，一种用于时钟去偏移的方法包括：接收输入时钟信 号；向时钟发生器提供所述输入时钟信号；在所述时钟发生器提供的时钟 信号的相位之间进行插值，以产生输出时钟信号；以及通过修改所述插值， 将所述输入时钟信号相位锁定到所述输出时钟信号。所述方法还包括在执 行上述步骤的同时执行以下步骤：在从所述时钟发生器接收控制信号的从 电路所提供的时钟信号的相位之间进行插值，以产生两个时钟信号来同步 从集成电路输出的数据；并且使用所述两个时钟信号在四个数据信号之间 进行复用。

在另一个方案中，一种电子系统包括：天线；耦合到所述天线的射频 电路；存储器设备；以及控制器，其耦合到所述射频电路和所述存储器设 备。所述控制器包括：用于接收输入时钟信号的时钟输入焊点；用于发送 输出时钟信号的时钟输出焊点；用于使所述输入时钟信号和所述输出时钟 信号相位锁定的环路电路；从电路，用于响应于所述环路电路而产生第一 时钟信号和第二时钟信号，所述第一时钟信号的相位等于所述输出时钟信 号的相位，所述第二时钟信号的相位与所述第一时钟信号的相位偏差90度； 以及输出复用器，其具有控制输入，所述控制输入被耦合以响应于所述第 一时钟信号和所述第二时钟信号，并且所述输出复用器具有数据输入，所 述数据输入被耦合以接收四个独立相位的数据信号。

为多相时钟转发系统实现了准确的定时对准。所发送的时钟与所接收 的时钟和所发送的数据时间对准，并且对于每个所发送的时钟的转换发送 多个数据符号。

附图说明

图1示出了用于使发送的数据信号与接收的时钟信号对准的现有电路；

图2示出了具有时钟去偏移功能的集成电路；

图3示出了一个时序图；

图4示出了具有时钟去偏移功能的集成电路；

图5示出了一个时序图；