[发明专利]基于纳米结构的封装互连

说明书

技术领域

本发明的实施例涉及纳米技术领域，更具体而言涉及封装(packaging)中的纳米技术。

背景技术

目前一流的互连技术涉及到利用丝网印刷或电镀在硅管芯上形成金属(通常为铜，Cu)凸点以及在基板侧上形成焊料。在芯片贴装工艺期间，焊料回流以在管芯和基板之间形成电互连。

现有的互连技术具有若干问题或局限。首先，金属易于受到电迁移的影响，尤其是在高电流密度的时候。随着用于较高密度互连的凸点的间距和尺寸变得越来越小，金属凸点所承载的电流密度也在增大。这导致恶化的电迁移，带来严重的可靠性风险。第二，高密度互连需要减小输入/输出(I/O)间距，因此需要减小凸点尺寸。用于处理器管芯的现有凸点间距大约为180μm。利用现有材料和工艺极难实现纳米尺度的互连(例如30μm或更小量级)，这部分是因为电阻和电迁移问题的增加。

附图说明

可以参考以下说明书和用于例示本发明实施例的附图来理解本发明的实施例。在附图中：

图1A为示出了可以实践本发明的一个实施例的制造系统的图示；

图1B为示出了根据本发明的一个实施例的应用系统100的图示；

图2A为示出了根据本发明的一个实施例的封装的图示；

图2B为示出了根据本发明的一个实施例的纳米结构凸点的图示；

图3为示出了根据本发明的一个实施例的用于对封装进行互连的工艺的流程图；

图4为示出了根据本发明的一个实施例的利用AAO模板来形成纳米结构凸点的工艺的流程图；

图5为示出了根据本发明的一个实施例的利用聚碳酸酯模板来形成纳米结构凸点的工艺的流程图；

图6为示出了根据本发明的一个实施例的将管芯附着到基板的工艺的流程图。

具体实施方式

本发明的实施例为互连技术。在管芯上形成纳米结构凸点。纳米结构凸点具有限定纳米尺寸的开口的模板以及从所述纳米尺寸的开口延伸出来的金属纳米线。经由纳米结构凸点将管芯附着到基板。

在以下描述中，给出了很多具体细节。然而，需要理解的是，可以不用这些具体细节来实践本发明的实施例。在其他情况下，未示出公知的电路、结构和技术以免影响对本说明书的理解。

可以将本发明的一个实施例描述成一种工艺，通常将该工艺绘示为流程图、程序图、结构图或方框图。虽然流程图可以将操作描述为顺序过程，但可以并行或同时执行很多操作。此外，可以重新安排操作次序。在完成其操作时终止工艺。工艺可以对应于一种制造或制备方法、程序、过程等。

本发明的实施例为用于管芯到基板互连的技术。使用金属纳米结构作为用于精细间距和高载流应用的互连凸点。纳米结构凸点包括具有纳米尺寸的开口(例如微孔(pore)或孔洞(hole))的模板。该模板可以是经阳极氧化的氧化铝(AAO)模板或中孔聚碳酸酯膜。可以从AAO或聚碳酸酯模板上的纳米尺寸开口竖直生长高度有序的金属纳米线，该金属例如为金(Au)、银(Ag)或铜(Cu)。金属纳米线可以作为导电和导热路径。金属纳米线表现出高载流能力。例如，Au纳米线具有高达10⁸A/cm²的载流能力，这比常规微米尺寸的Au高两个数量级。由于尺寸小，纳米结构凸点为高密度互连应用提供了非常小的间距。此外，纳米线的高载流能力降低了在高电流密度时遇到的电迁移风险。基于纳米结构的封装互连适于超高功率互连应用。

图1A为示出了可以实践本发明的一个实施例的制造系统10的图示。系统10包括晶片制备阶段15、晶片凸点形成阶段17、晶片准备阶段18、晶片切片阶段20、包封(encapsulation)阶段30、测试阶段40和板组装阶段50。系统10代表半导体封装工艺的制造流程。

晶片制备阶段15制备含有若干管芯的晶片。个体管芯可以是诸如微处理器、存储器件、接口电路等任何微电子器件。晶片制备阶段15包括半导体制备的典型工艺，例如准备晶片表面、生长二氧化硅(SiO₂)、构图并随后注入或扩散掺杂剂以获得期望的电性质、生长或沉积栅极电介质以及生长或沉积绝缘材料、沉积金属和绝缘材料层并将其蚀刻成期望图案。金属层通常由铝构成，而最近金属层由铜构成。通过在绝缘材料中蚀刻被称为“过孔”的孔洞而对各金属层进行互连。

晶片凸点形成阶段17为晶片提供附着凸点，用于封装互连。具有纳米线的纳米结构凸点被沉积、涂布或附着到晶片。凸点形成工艺可以包括蒸镀、构图、金属沉积、蚀刻等。在包封阶段30中将纳米结构凸点用于把个体管芯附着到基板上。该阶段可以与晶片制备阶段15合并。