[发明专利]形成自对准铜覆盖层的方法

说明书

技术领域

本发明涉及一种方法，该方法用于形成与半导体器件的铜互连层相关的自对准铜覆盖层，以便改进它的可靠性以及改善线间的电容性耦合。

背景技术

过去，由于铝的低电阻率、对二氧化硅的良好的粘附性、低价格、易于键合以及良好的刻蚀性，所以铝是在半导体器件中的电互连中主要采用的导电材料。由于对于超大规模集成电路，器件的几何结构持续按比例缩小，所以在要求更高级别的可靠性的同时，对具有小间隔和高导电性的互连布线的需求日益增大。当前，如果测试显示出相当于10年的使用寿命，则认为集成电路的性能良好。然而，在一些特定的应用中，例如空间应用(例如，卫星、探测器等)、医疗(例如，起搏器及其类似应用)、以及军事应用，可能需要更长的使用寿命，以便避免或至少降低更换器件的需要。

在高级的高性能集成电路器件领域中，广泛地使用铜互连技术已经确立。实际上，在很多情况下，由于铜的更低电阻率和更高的可靠性(人们认为这是因为它的电迁移的更高的激活能)，铜已经取代铝。参照附图的图1，在一种已知的用于形成铜互连的嵌入工艺中，在衬底上沉积金属内(intrametal)电介质层10(例如，SiOC)，并对其进行图案成形和刻蚀以形成沟槽，在沟槽的每个侧面上的金属内层10上保留残余硬掩模11。接下来，在结构上沉积阻挡层12，此后，在整个结构上沉积铜层。然后，对铜进行化学机械抛光(CMP)，以将铜互连线14嵌入在金属内电介质层10中。接下来，在铜14和金属内电介质层10上沉积电介质阻挡层或覆盖层16(例如，氮化硅SiN或碳化硅SiC)(铜必须被阻挡层包围，以防止它扩散到周围的电介质中)。最后的处理步骤是沉积钝化层18。

导致互连层性能下降的一个主要现象是电迁移，其中，当电流通过互连线时，互连线的原子物理地改变位置。电迁移通常被定义为当电流流入原子组成的线时，由于电子而使原子移动。虽然铜的电迁移抵抗性比铝的电迁移抵抗性大，应当理解的是，随着几何结构持续降低和电流密度不断增大，铜会逐渐地开始受到电迁移可靠性问题的影响。在高电流密度下，铜原子在电子流的方向上移动，空位在界面处以相反方向聚集成空穴，空穴具有增大电路阻抗并最终导致开路的效果，这会导致器件失效。

在覆盖层16(电介质)和互连线14(导体)之间的不良界面20导致差的粘附性以及降低了的电迁移抵抗性。实际上，在铜和绝缘覆盖层之间的不良界面是铜互连可靠性中的大部分早期失效的主要原因。而且，靠近互连线14的顶部，电场浓度最大，这会增强局部铜迁移和应力引起的空穴产生。

从而，需要对铜/电介质界面进行修改以降低铜迁移和空穴形成，从而在保持高性能和可靠性的情况下，将铜互连技术的可行性扩展至更小的尺寸。已经提出了一些用于该目的的方法。这些方法很多着眼于采用选择性沉积技术(例如，化学气相沉积和无电沉积)，以便在铜化学机械抛光(CMP)之后，在铜上沉积薄金属，例如W、ZrN、CoWB、CoWP。

例如，在先进的Cu双面嵌入工艺中，已经提出采用自对准阻挡层(SAB)来代替用于金属线覆盖的电介质阻挡膜。SAB主要适用于改善电迁移抵抗性和减小邻近金属线之间的电容性耦合。当前的自对准阻挡层集成方案通常是基于选择性的无电CoWP沉积工艺，电迁移性能中的显著改善是由实现这些金属覆盖层产生的。然而，无电阻挡层的缺点是，由于在金属线间的任何金属沉积都可能降低泄漏电流特性，以及认为在将这些阻挡层引入标准工艺流程之前需要进行重要的集成开发，所以这种方法面临选择性问题。

作为可替换方案，近来提出了CuSiN阻挡层形成方法，这种方法基于铜表面改性，从而在传播性能方面与其他选择性沉积阻挡层技术等同的情况下减轻上述的选择性问题。简单地说，在清洗铜线的上表面之后，执行硅烷(SiH₄)的分解，并在表面合并Si以在互连线的上表面形成一硅化二铜层。随后，通过涂覆NH₃退火/等离子来实现氮合并，以形成CuSiN阻挡层。换句话讲，通过修改铜互连的表面，而不是通过选择性沉积技术来形成CuSiN阻挡层。然而，这种方法的缺点是，如果硅化工艺(CuSi形成)没有得到很好的控制/停止，那么互连线的电阻率可能会增大一个不能被接受的量。