[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包含：

硅衬底；

硅衬底上的栅绝缘膜；

栅绝缘膜上的栅电极；和

在栅电极两侧上的衬底中形成的源/漏区，

其中该栅电极包括：

由金属M1的硅化物形成的第一硅化物层状区；以及

第一硅化物层状区上的第二硅化物层状区，该第二硅化物层状区由与金属M1相同的金属的硅化物形成，且比第一硅化物层状区的电阻率更低。

2.根据权利要求1的半导体器件，其中第一硅化物层状区和第二硅化物层状区中的每个都包含具有其化学计量组成的硅化物晶相。

3.根据权利要求1或2的半导体器件，其中金属M1为Ni。

4.根据权利要求3的半导体器件，其中第二硅化物层状区包含单硅化镍(NiSi)相。

5.根据权利要求4的半导体器件，其中第一硅化物层状区包含NiSi₂相。

6.根据权利要求4的半导体器件，其中第一硅化物层状区包含Ni₃Si相。

7.根据权利要求5的半导体器件，其中所述栅电极构成N型MOS晶体管的栅电极。

8.根据权利要求6的半导体器件，其中所述栅电极构成P型MOS晶体管的栅电极。

9.根据权利要求1至9中任一项的半导体器件，其中由具有与第二硅化物层状区相同组成的硅化物制成的硅化物层形成在源/漏区上方。

10.根据权利要求1的半导体器件，其中该半导体器件包含：

N型MOS晶体管，其包括包含第一硅化物层状区和第二硅化物层状区的栅电极作为所述栅电极，其中所述第一硅化物层状区包含NiSi₂相，所述第二硅化物层状区包含单硅化镍(NiSi)相且形成在第一硅化物层状区上；以及

P型MOS晶体管，其包括包含第一硅化物层状区和第二硅化物层状区的栅电极作为所述栅电极，其中所述第一硅化物层状区包含Ni₃Si相，所述第二硅化物层状区包含单硅化镍(NiSi)相且形成在第一硅化物层状区上。

11.根据权利要求10的半导体器件，其中在N型MOS晶体管和P型MOS晶体管中的源/漏区上方，形成单硅化镍(NiSi)层。

12.根据权利要求1至11中任一项的半导体器件，其中栅绝缘膜包含由金属氧化物、金属硅酸盐、含氮的金属氧化物或含氮的金属硅酸盐形成的高介电常数绝缘膜。

13.根据权利要求12的半导体器件，其中高介电常数绝缘膜含有Hf或Zr。

14.根据权利要求12的半导体器件，其中高介电常数绝缘膜含有HfSiON。

15.根据权利要求12至14中任一项的半导体器件，其中高介电常数绝缘膜与栅电极接触。

16.根据权利要求12至15中任一项的半导体器件，其中栅绝缘膜包含氧化硅膜或氧氮化硅膜的区域、和在该区域上的高介电常数绝缘膜的区域。

17.一种制造如权利要求1所述的半导体器件的方法，包含：

在硅衬底上方形成用于栅绝缘膜的绝缘膜；

通过在绝缘膜上方形成多晶硅膜并对该膜加工来形成栅极图案；

形成源/漏区；

在硅衬底上方形成层间绝缘膜以便覆盖栅极图案；

暴露出栅极图案的上面；

在硅衬底上方形成金属M1的膜以覆盖栅极图案的上面；

通过进行第一热处理以便在厚度方向上全部硅化所述栅极图案，来形成用于第一硅化物层状区的金属M1的硅化物S1；

移除金属M1的未硅化部分；

形成金属M1的膜以便覆盖硅化的栅极图案的上面；以及

通过进行第二热处理以便使金属M1扩散到栅极图案的上部中，来形成由硅化物S2组成的第二硅化物层状区，该硅化物S2比第一硅化物层状区的硅化物S1含有更多量的金属M1。