[发明专利]探针卡

说明书

技术领域

本发明涉及一种将作为检查对象的半导体晶片与生成检查用信号的电路结构之间进行电性连接的探针卡。 

背景技术

在半导体的检查工序中，有时在切割前的半导体晶片的状态下通过使具有导电性的探针(导电性接触元件)接触来进行导通检查，从而检测出不良品(WLT：Wafer Level Test，晶片级测试)。在进行该WLT时，为了将由检查装置(测试器)所产生、输出的检查用信号传送给半导体晶片，而采用收容多个探针的探针卡。在WLT中，虽然其一面以探针卡来扫描半导体晶片上的晶粒并一面使探针分别单独地接触每一个晶粒，但是，由于在半导体晶片上形成有数百甚至数万个晶粒，所以测试一个半导体晶片需要相当大的时间，且随着晶粒数增加会导致成本的上升。 

为了解决上述WLT的问题点，近来也有采用一种所谓的使数百甚至数万个探针一起与半导体晶片上的全部晶粒、或半导体晶片上的至少1/4至1/2左右的晶粒接触的FWLT(Full Wafer Level Test，完全晶片级测试)的手法。在该手法中，有如下技术已为人公知，即为了使探针正确地接触半导体晶片，通过高精度地确保探针相对于规定的基准面的平行度或平面度，从而来保持探针的尖端位置精度的技术、或以高精度对准半导体晶片的技术(参照例如专利文献1至3)。 

然而，在使用探针卡进行半导体晶片的检查时，必须在该探针卡所具有的探针和设置在半导体晶片上的电极垫之间取得稳定的接触电阻。该接触电阻与施加在探针上的负载有关，而施加在探针上的负载又与该探针的冲程(stroke)成正比而变大，这些已为人所周知。因此，在检查时为了在探针与电极垫之间取得稳定的接触电阻，而将探针的冲程适当地控制在 规定的范围内是很重要的。 

专利文献1：日本特开2005-164600号公报 

专利文献2：日本特开2005-164601号公报 

专利文献3：日本特许第3386077号公报 

然而，即使能适当地控制探针的冲程，但是当检查时探针卡相对于规定基准面的平行度和平面度的精度误差比探针的冲程的可控制范围大时，也会存在无法将全部的探针一起与半导体晶片接触的问题。 

并且，适用于FWLT的探针卡中，由于在表面具有配线图案的基板的尺寸很大，所以该基板容易发生翘曲或起伏等的变形，而且也成为使探针卡整体的平面度和平行度的精度恶化的主要原因。并且，也有形成于基板表面的配线图案的阻焊层(绝缘膜)的厚度的不均匀变大，从而基板发生凹凸的情况。此外，即使在适用于WLT的情况下，如在对每一个晶粒的接脚数超过1000支的较大的半导体晶片进行检查时也会存在发生同样问题的担忧。 

如上所述，由于基板即使与构成探针卡的其他构件相比，也难以保持高精度的平面度和平行度，所以期望一种不受该种基板变形的影响而能够提高探针卡的平面度和平行度的各精度的技术。 

发明内容

本发明是鉴于上述情况而开发的，其目的在于提供一种无论具有配线图案的基板有无变形，仍可提高平面度和平行度的各精度的探针卡。 

为了解决上述课题并达到目的，技术方案1所述的发明是一种探针卡，其电连接在作为检查对象的半导体晶片与生成检查用的信号的电路构造之间，其特征在于，包括：多个探针，其由导电性材料构成，与所述半导体晶片接触来进行电信号的输入或输出；探针头，其收容保持所述多个探针；平板状的基板，其具有与所述电路构造对应的配线图案；加强构件，其安装在所述基板上，对所述基板进行加强；中继件(interposer)，其层叠在所述基板上来中继所述基板的配线；空间转换件(space transformer)，其被层叠在所述中继件以及所述探针头之间，来转换用所述中继件中继的配线的间隔，而露出在与所述探针头相对的一侧的表面；多个第一柱(post) 构件，其从所述基板的表面即层叠有所述中继件的部分的表面贯通该基板而被埋设，具有比所述基板的板厚大的高度，第一固定机构，其固定所述基板和所述中继件；保持构件，其固定地安装在所述基板上，对所述中继件以及所述空间转换件施加压力来进行保持；以及板片弹簧，其固定地安装在所述保持构件上，将所述探针头的表面即所述多个探针突出的表面的边缘端部附近遍及全周地朝所述基板的方向弹压，所述第一固定机构包括插入所述加强构件以及所述中继件的至少任一方的一个或多个第一种螺钉构件。