[发明专利]用于确定多路复用器的选择－输出延迟的环形振荡器

说明书

背景

领域

本公开一般涉及振荡器器件，尤其涉及用于测量贯通集成电路的信号传播 延迟的振荡器电路。

背景

环形振荡器通常被认为是由奇数个其输出在两个电压电平之间振荡的反 相器组成的器件。这些反相器被连接成环，并且最后一个反相器的输出被反馈 至第一个反相器的输入。每个反相器在该反相器的输入电压电平已改变了一有 限量的时间之后输出经反相的电压电平。因此，每个反相器起到延迟元件的作 用。将经反相的电压反馈到第一个反相器的输入导致该环中的电压电平振荡。 振荡的频率取决于每个反相器的延迟以及环中反相器的数目。在延迟元件的典 型实现中，延迟随着向延迟元件供电的电压增大而减小。因此，环形振荡器的 一个常见应用是用在压控振荡器(VCO)中。

图1(现有技术)示出了由5个反相器形成的常规环形振荡器10。常规知 识认为由偶数个环元件组成的环不能振荡，因为最后一个环元件的输出电压电 平将与第一个环元件的原始输入电压电平相同。然而，已开发出了具有偶数个 环元件的环形振荡器。例如，图2(现有技术)示出了由以差分接法连接的偶 数个环元件形成的环形振荡器11。该环中的每个反相器由差分信号驱动。

环形振荡器的另一个应用是测试集成电路中的信号传播延迟。较快的开关 集成电路提供许多益处，尤其是在通信和数据处理领域。然而，为了充分受益 于更快的开关速度，必须确定该集成电路的性能极限。环形振荡器可被用来测 试电路设计的速度性能。

图3(现有技术)示出了由偶数个环元件构成的用于测试集成电路的速度 性能的环形振荡器12。环形振荡器12的频率被用来测量测试信号传播贯通该 测试集成电路要花费多长时间。环形振荡器12测得的传播延迟是贯通包括两 个触发器、两个延迟元件和一与门在内的各种组件的延迟之和。单是环形振荡 器12的振荡频率自身并不指示触发器之一的时钟-输出(clock-to-out)延迟、 延迟元件的延迟、或是与门的延迟。必须使用其它方法来确定这些个体的延迟。

寻求一种能使用环形振荡器来确定贯通诸如多路复用器等特异性组件类 型的信号传播延迟的方法。此外，测量沿穿过多路复用器的选择输入的信号路 径的传播延迟会是很困难的。因此，寻求一种能确定多路复用器的选择-输出 (select-to-output)延迟的方法。

概要

一种环形振荡器包括两个或多个具有基本相同结构的多路复用器元件。每 个多路复用器元件具有两个数据输入引线、一选择输入引线和一输出引线。该 环形振荡器除这些多路复用器元件之外没有其它有源逻辑元件。可以有奇数或 偶数个多路复用器元件。

对于该环形振荡器的包括偶数个多路复用器元件的实施例，维持在第一个 和最后一个多路复用器元件的两个数据输入引线上的逻辑电平具有相反的方 向性。在第一个多路复用器元件上，在第一数据输入引线上维持第一逻辑电平 而在第二数据输入引线上维持第二逻辑电平。在最后一个多路复用器元件上， 在第一输入数据引线上维持第二逻辑电平而在第二数据输入引线上维持第一 逻辑电平。此外，对于具有四个或以上的偶数个多路复用器元件的实施例，毗 邻多路复用器元件的数据输入引线上逻辑电平的方向性是交替的，从而使得在 一多路复用器元件的第一数据输入引线上维持第一逻辑电平的情况下在毗邻 多路复用器元件的第一数据输入引线上维持第二逻辑电平。

对于该环形振荡器的包括奇数个多路复用器元件的实施例，所有多路复用 器元件的数据输入引线上维持的逻辑电平具有相同的方向性。在每个多路复用 器元件上，数据输入引线之一被维持在第一逻辑电平，而另一数据输入引线被 维持在第二逻辑电平。

对于具有奇数或偶数个的多路复用器元件的实施例两者，该环形振荡器均 生成其信号路径穿过每个多路复用器元件的选择输入引线的振荡信号。