[发明专利]本地时钟生成的方法和电路以及包括本地时钟生成的电路的智能卡

说明书

技术领域

本发明涉及本地时钟生成。更具体地，本发明涉及芯片--例如支持USB标准(通用串行总线由USB执行论坛公布的一套规范定义)的智能卡的芯片--中具有低抖动的精确时钟的生成。但是本发明可应用于需要低抖动的精确时钟的任何芯片，所述时钟从接收到的数据流中被恢复。

背景技术

根据USB标准，任何USB设备、根集线器(root hub)、集线器或外围设备必须包括提供精确时钟信号的时钟生成电路。精确时钟信号对接收和发送数据来说是必需的。对于支持USB的类似智能卡或闪卡之类的便携式设备，最好是具有片上时钟生成电路。

对于将集成电路(IC)内的这种精确时钟生成电路实现到便携式设备，会出现几个问题。所述问题是由于IC技术本身对于时钟生成来说不是非常精确的这个事实引起的。通常，不进行校正，定时精度是大约30％。关于功耗也存在必须尽可能低的一些限制。

已知时钟生成的几个解决方案为使用接收到的数据流自动校准内部时钟生成电路。美国专利n°6343364(‘364)公开了一种与接收到的数据流相关的包括自由工作高频振荡器的电路，该高频振荡器耦接到用作可编程定时合成器的计数器。在‘364中，通过在与一位或多位USB下游信号对应的时间段中对自由工作振荡器周期的数目进行计数来自我校准所述电路。然后周期的数目被用来编程精确时钟合成器。该解决方案良好适用于其中需要1.5％的频率精确度的USB低速通信。

美国专利申请n°2004/0148539(‘539)公开了一种将‘364知识应用于USB全速通信的改进。该改进在于使用通过主机向所有全速设备周期地广播的称作帧开始(SOF)位模式(bit-pattern)。SOF时间间隔具有比位速率精度更高的精度。

除了频率精确度，还需要最小化功耗。‘364和‘539两者都使用提供多个相位信号的环形振荡器，所述多个相位信号提供等于环形振荡器的周期除以相位信号数目的时间步长(Step of Time)。多相位振荡器可以提供与传统的振荡器提供的时间步长相同的时间步长，但是它以较低频率工作并且能够最小化功耗。而且，振荡器的更长的时间周期能够使用更大的电容器，并且减小部分源于抖动的寄生影响。

鉴于该现有技术，仍存在问题。在全速USB标准的最差情况下，抖动在发送的数据流上应当被减小到±1.5纳秒。为了实现对数据流的该抖动容许量，对于提供USB时钟信号的振荡器，所需的抖动容许量是210皮秒。根据现有技术，时间步长应当低于所需的振荡器的抖动。该要求需要使用非常高的频率以及大量的相位，从而导致严重的功耗。需要进一步的解决方案来降低功耗。

发明内容

本发明在用于提高时钟恢复的精确度的时钟恢复电路内的开环中添加了至少一个延迟。以抖动的精度低于时间步长的方式，所添加的延迟短于已知振荡器的时间步长。所添加的延迟在时钟恢复电路的粒度(granularity)方面能够具有更高的精度。不同的改进也可以用来校准作为时间步长的函数的增加的延迟。现有技术的电路也可以与本发明组合以便获得优选的实施例。

根据第一方面，本发明是一种在集成电路中生成包括连续激活边缘的校准时钟信号的方法。所述方法包括步骤：提供至少一个具有基本时间步长的振荡器信号，所述振荡器信号具有与自由工作频率对应的振荡器周期；测量接收到的位流内的位持续时间的时间步长的有理数；在校准时钟信号的激活边缘的每次生成之后，计算与下一激活边缘之前的分离时间对应的时间步长的整数和小数；将振荡器信号变换为具有与至少一个振荡器信号同相的激活边缘的时钟信号，两个连续激活边缘被与时间步长的整数成比例的时间段分离；计算与时间步长的小数对应的时间步长小数部分成比例的时间延迟；和延迟所述计算的延迟的时钟信号的下一激活边缘，所述下一激活边缘与至少一个振荡器信号不同步。

优选地，延迟时钟信号是通过提供多个延迟信号来进行的。每个延迟信号彼此延迟一基本延迟，选择所述多个延迟信号之一以获得校准时钟信号。

基本延迟在校准模式中被校准，包括下列步骤：测量最大数目的基本延迟，所述最大数目的基本延迟被相加以获得低于时间步长的总延迟；和存储所测量的最大数目。计算延迟是通过将时间步长的小数与最大数目相乘来进行的。

测量时间步长的有理数在校准模式期间通过下列步骤执行：测量数据总线上由在接收到的数据流中的一位或多位分离的两位之间的振荡器周期的数目；和通过将所测量的振荡器周期的数目除以分离位的数目来计算所述有理数。