[发明专利]具有共存逻辑器件的背栅极控制静态随机存取存储器

权利要求书

1.一种半导体结构，包括：

包括至少一逻辑器件区和至少一SRAM器件区的衬底，所述器件区由隔离区分开；

所述至少一逻辑器件区内的至少一双栅极逻辑器件，其中所述至少一双栅极逻辑器件从底至顶包括背栅极、背栅极电介质、体区域、前栅极电介质和前栅极，所述逻辑器件的所述体区域包括掺杂沟道；以及

所述至少一SRAM器件区内的至少一双栅极SRAM器件，其中所述至少一双栅极SRAM器件从底至顶包括背栅极、背栅极电介质、体区域、前栅极电介质和前栅极，所述SRAM器件的所述体区域包括未掺杂沟道而所述SRAM器件的所述背栅极具有比所述逻辑器件的所述背栅极更高的掺杂水平。

2.如权利要求1所述的半导体结构，其中所述衬底是体半导体衬底。

3.如权利要求1所述的半导体结构，其中所述衬底是包括底部半导体层和所述底部半导体层顶上的掩埋的绝缘层的绝缘体上半导体的片段。

4.如权利要求1所述的半导体结构，其中所述逻辑和所述SRAM器件的所述前栅极和所述背栅极的导电型相反。

5.如权利要求1所述的半导体结构，其中所述逻辑器件区和所述SRAM器件区内的所述背栅极都具有n型导电型而所述两个器件区内的所述前栅极具有p型导电型。

6.如权利要求5所述的半导体结构，其中所述掺杂沟道具有所述n型导电型。

7.如权利要求1所述的半导体结构，其中所述逻辑器件区和所述SRAM器件区内的所述背栅极都具有p型导电型而所述两个器件区内的所述前栅极具有n型导电型。

8.如权利要求7所述的半导体结构，其中所述掺杂沟道具有所述p型导电型。

9.如权利要求1所述的半导体结构，其中所述逻辑和SRAM器件区内的所述背栅极包括具有p型导电型的区域和具有n型导电型的区域，其中与具有所述p型导电型的区域相关的两个器件区内的所述前栅极具有n型导电型，而其中与具有所述n型导电型的区域相关的两个器件区内的所述前栅极具有p型导电型。

10.如权利要求9所述的半导体结构，其中具有所述n型导电型前栅极的所述逻辑器件的所述掺杂沟道包含p晕掺杂剂，而具有所述p型导电型前栅极的所述逻辑器件的所述掺杂沟道包含n晕掺杂剂。

11.如权利要求1所述的半导体结构，其中所述SRAM器件的所述背栅极具有大约1×10²⁰原子/cm³或更大的掺杂剂浓度。

12.如权利要求1所述的半导体结构，其中逻辑器件区中的所述背栅极具有低掺杂的横向均质掺杂或者横向非均质掺杂，位于源极/漏极区下的净掺杂是低的。

13.如权利要求1所述的半导体结构，其中所述掺杂和未掺杂沟道横向受到源极/漏极区的限制。

14.如权利要求1所述的半导体结构，其中每个所述背栅极包括半导体材料或多晶硅。

15.如权利要求1所述的半导体结构，其中每个所述背栅极电介质包括氧化物、氮化物、氮氧化物或其多层。

16.如权利要求1所述的半导体结构，其中每个所述体区域包括半导体材料或多晶硅。

17.如权利要求1所述的半导体结构，其中每个所述前栅极电介质包括氧化物、氮化物、氮氧化物或其多层。

18.如权利要求1所述的半导体结构，其中每个所述前栅极包括含Si导体、金属导体、金属合金导体、金属氮化物导体、金属氧氮化物导体、金属硅酸盐或其多层。

19.一种半导体结构，包括：

至少一逻辑器件区内的至少一双栅极逻辑器件，其中所述至少一双栅极逻辑器件从底至顶包括背栅极、背栅极电介质、体区域、前栅极电介质和前栅极，所述逻辑器件的所述体区域包括掺杂沟道；

至少一SRAM器件区内的至少一双栅极SRAM器件，其中所述至少一双栅极SRAM器件从底至顶包括背栅极、背栅极电介质、体区域、前栅极电介质和前栅极，所述SRAM器件的所述体区域包括未掺杂沟道而所述SRAM器件的所述背栅极具有比所述逻辑器件的所述背栅极更高的掺杂水平；以及

位于每个所述背栅极之下的至少一掩埋的绝缘层。

20.一种半导体结构，包括：

至少一逻辑器件区内的至少一双栅极逻辑器件，其中所述至少一双栅极逻辑器件从底至顶包括背栅极、背栅极电介质、体区域、前栅极电介质和前栅极，所述逻辑器件的所述体区域包括掺杂沟道；

至少一SRAM器件区内的至少一双栅极SRAM器件，其中所述至少一双栅极SRAM器件从底至顶包括背栅极、背栅极电介质、体区域、前栅极电介质和前栅极，所述SRAM器件的所述体区域包括未掺杂沟道而所述SRAM器件的所述背栅极具有比所述逻辑器件的所述背栅极更高的掺杂水平；以及

位于每个所述背栅极之下的半导体衬底。