[发明专利]制造半导体器件的方法

说明书

技术领域

本发明涉及一种制造半导体器件的方法，该方法包括：形成分层结构，该分层结构从下到上依次包括衬底、下刻蚀停止层、牺牲层和上刻蚀停止层；形成穿过半导体层和上刻蚀停止层的第一组和第二组沟槽；以及穿过第一组沟槽，用对上刻蚀停止层和下刻蚀停止层具有选择性的刻蚀来刻蚀牺牲层，以在空腔上提供半导体层的支撑部分。尤其是，但不仅仅是，本发明涉及将半导体薄膜从在其上被进行处理的衬底转移出来。 

背景技术

当前半导体器件技术越来越要求在其上能够处理各种类型的器件的薄的半导体主体。需要更快、更小和更可靠的最终产品的器件参数要求驱使着降低厚度的这个要求。薄的半导体薄膜可以通过采用绝缘体上硅(SOI)或，优选地悬空硅(SON)技术来实现，其中分别在绝缘层或空腔上支撑着薄膜，而同时器件处理正在进行。一旦前端工艺和后端工艺处理完成，则器件被转移至用于最终产品的晶片。 

WO-2005/093824公开了一种制造半导体器件的示例方法，其中半导体主体是由绝缘体或空腔上的载体衬底支撑的，在此将其通过引文并入。采用钻蚀技术来去除半导体主体和衬底之间的牺牲层。现在将参照图1A到1D来给出WO-2005/093824所公开的工艺要点。在此，将尽可能采用WO-2005/093824的图中所用的标号。 

从包括衬底1的半导体主体2开始形成分层结构。在衬底1上生长SiGe外延层11。在外延层11上生长硅层12。在硅层12上生长另一SiGe层8。在第二SiGe层8上生长硅层9。在该层结构上沉积硬掩模层M。采用光刻形成硬掩模M图案。形成穿过硅层9和穿过第二SiGe层8的两组凹槽或沟槽。如图1B(i)中的截面图所示，形 成了第一组沟槽4和第二组沟槽5。图1B(ii)所示的平面图从该分层结构上方示出了这些沟槽的布局。图1的截面图是通过图1B(ii)的线III-III截取的。 

应该理解，图1的沟槽的特殊布局并不完全对应于WO-2005/093824所公开的布局。然而，这不应该分散提供该方法所采用的要点。可以看出的是，第二组沟槽5的形状类似于凹槽，并且其宽度尺寸小于第一沟槽4的宽度尺寸。 

参照图1C，在半导体主体2的表面上沉积电介质层6。选择该层6的厚度和沟槽4和5的尺寸，使层6给第一组沟槽4仅仅提供均匀的涂层，而第二组沟槽5或凹槽被电介质层6完全填充。 

然后，通过经由第一组沟槽4进行各向同性湿法刻蚀来形成空腔20。用对作为上刻蚀停止层和下刻蚀停止层的两个SiGe层8、11具有选择性的刻蚀来对硅层12进行刻蚀。 

所公开的方法提供了在空腔20上支撑的半导体主体9。随后，可将该空腔氧化以形成SOI类型的器件。电介质填充的沟槽5连同剩余的硅材料12水平地提供了对悬置的半导体主体9的支撑。这个水平支撑限制了执行钻蚀的程度。如果硅的悬置面积的横向尺寸增加，则这种结构的失败可能性也会增加。因此，与整个晶片面积相比，该方法被限制为只能提供相对较小面积的SOI或SON。 

发明内容

根据本发明，提供了一种制造半导体器件的方法，其包括以下步骤： 

形成分层结构，该分层结构从下到上依次包括衬底、下刻蚀停止层、牺牲层、上刻蚀停止层和半导体层； 

形成穿过半导体层和上刻蚀停止层的第一组沟槽； 

形成穿过半导体层、上刻蚀停止层、牺牲层和下刻蚀停止层的第二组沟槽； 

填充第二组沟槽，以提供半导体层和衬底之间的支撑结构； 

穿过第一组沟槽，用对上刻蚀停止层和下刻蚀停止层具有选择性的刻蚀来刻蚀牺牲层。

通过提供半导体层和衬底之间的垂直支撑结构，可钻蚀更大面积的半导体层。这个优点能被扩展来实现附着在体衬底上的全晶片半导体薄膜，这将带来如在本申请中将进一步讨论的大量相关优点和应用。而且，与上述方法的产品相比，本发明所提供的垂直支撑结构增加了机械稳定性。 

在本发明的优选实施例中，第二组沟槽的第一部分最初是在与形成第一组沟槽相同的工艺步骤期间形成的，形成的第一组沟槽和第二组沟槽的第一部分均穿过半导体层和上刻蚀停止层，该方法进一步包括以下步骤： 

在刻蚀透第二组沟槽的第一部分的底部、牺牲层和下刻蚀停止层以形成所述第二组沟槽之前，在第一组沟槽的底部沉积阻挡层，以覆盖牺牲层的暴露表面；以及 

在选择性刻蚀牺牲层的所述步骤之前，刻蚀掉至少一部分阻挡材料，以暴露牺牲层。通过在相同工艺步骤中形成第一和第二组沟槽，有利的是只需要一个掩模组。