[发明专利]使用所存储的经编码关键字的高速内容可寻址存储器查找

说明书

技术领域

本发明大体来说涉及电子电路领域且更特定来说涉及一种使用经编码的关键字字段及所存储的经编码关键字来高速存取内容可寻址存储器的方法。

背景技术

微处理器在各种各样的应用中执行计算任务，所述应用包括嵌入式应用，例如便携式电子装置。所述装置的不断扩展的特征集及增强的功能性需要计算功能甚至更强大的处理器。因此，需要提高执行速度的处理器改善。

大多数现代处理器通过将最近执行的指令及最近存取的数据存储在一个或一个以上高速缓冲存储器中供指令执行管线的就绪存取来利用大多数程序的空间及时间局部性性质。高速缓存器是包含随机存取存储器(RAM)及对应的内容可寻址存储器(CAM)的高速、(通常)芯片上存储器结构。所述指令或数据驻存于存储在所述RAM中的高速缓冲存储“线”中。为确定特定的资料是否驻存于所述RAM中，将其地址的一部分应用到所述CAM。CAM是特定的存储器结构，其中将所应用的比较输入(本文中是指关键字或搜索关键字)同时与存储在每一CAM条目(本文中是指关键字字段)中的数据相比较，且所述CAM的输出是关键字字段匹配所述关键字(如果存在)的指示。在高速缓存器中，所述关键字及关键字字段是地址的部分(虚拟的或物理的)，且如果匹配发生(即，存取在所述高速缓存器中“命中”)，那么所述匹配的位置给RAM加索引，且存取对应的高速缓冲存储线。

图1描绘CAM结构的一个关键字字段的一部分的功能性方块图，其大体由数字100指示。所述CAM关键字字段j包括跨越第j个关键字字段110的所有位位置的匹配线102。匹配线102由接通将匹配线102连接到电源的通过晶体管104的栅极的预充电(PRECHARGE)信号拉高。在所述第j个CAM条目的每一位处，将通过晶体管106插入匹配线102与接地之间。放电晶体管106的栅极是关键字112位及对应的关键字字段110位的逻辑“异或”运算108。在每一第i个位位置处，如果关键字112位与关键字字段110位匹配，那么“异或”运算栅极108的输出为低且通过晶体管106不将电荷从匹配线102引导到接地。如果关键字112位与关键字字段110位错配，那么“异或”运算栅极108的输出为高，从而接通通过晶体管106并将匹配线102拉低。

以此方式，如果关键字112的任何位与关键字字段110的任何对应的位错配，那么匹配线102被拉低。相反，仅当关键字112的每一位与关键字字段110匹配，才不会建立到接地的路径，且匹配线102保持为高。读出电路114在最糟情况匹配线102放电时间所确定的时间检测第j个匹配线102的电平。如果每一关键字字段110是唯一的，也就是在正常的高速缓冲存储操作的情况下，那么仅一个关键字字段110应与关键字112匹配。在所述情况下，CAM内的仅一个匹配线102将保持为高。为确保情况如此，每一匹配线读出电路114的输出去往冲突检测电路116，其检测多个匹配且如果匹配出现则产生错误。在CAM应用而非高速缓冲存储器中，可能出现多个匹配，且优先权编码器(未显示)可从与所应用的关键字112匹配的两个或更多个关键字字段110中选择。

代表性CAM的关键字字段110可以是20到30个位宽，且所述CAM可包括256个条目。因此，所述CAM可包括5000到超过7000个匹配线放电晶体管106。为将如此大的数量的晶体管106实施于小的芯片面积中要求每一晶体管106较小。由于小的晶体管106具有较低的电流携载容量，因此在数据误比较的情况下其需要较长的持续时间来将匹配线102放电。最糟的情况是关键字112与关键字字段110之间的单个位的误比较，其中仅接通一个晶体管106，且其必须携载用以驱散匹配线102上的所有电荷的电流。如果是两个或更多个位的误比较，那么两个或更多个晶体管106并行工作以更快地将匹配线102放电。因此，所述CAM的操作的整体速度由单个位的误比较的定时决定。