[发明专利]降低正在被供电的存储体的数量

说明书

技术领域

本发明涉及电子装置中的功率节省，更确切地涉及通过划分多体高速缓存/存储器划分以降低必须被供电的体的数量来节省微型计算机中的电能的方法和电路。

背景技术

系统的功率效率取决于硬件与应用的操作行为之间的匹配程度。见：Robert Cravotta，“Squeeze Play：Wring the power out of yourdesign，”EDN Magazine，2/19/2004。较低的系统功率耗散不仅使电池供电的应用受益，而且也使很多高性能的有线系统受益。关于系统和软件体系结构的决策会显著地影响总的处理性能、功耗和电磁干扰(EMI)性能。电池供电系统中的较低的总功耗能增加了电池寿命并允许使用较小的电池来将系统的尺寸、重量和成本降到最小。

对于有线系统，较低的功率耗散能导致对冷却风扇和空调的系统要求的降低，这是因为系统产生较少的热量。降低冷却要求会使系统更安静地运行，这是因为较小的功率供应，以及可采用更少/更安静的风扇。有线系统中的降低的峰值功率耗散能增加被过热点限制所约束的元件密度。降低设计的功耗还能降低系统的总大小和成本。

Robert Cravotta写到，硬件功率技术和软件体系结构决策与应用的期望运行行为之间的匹配能产生显著的功率节省。CMOS电路的总功率耗散包括静态和动态功率耗散。静态功率耗散包括不依赖于任何开关动作的晶体管漏电流(甚至存在于当电路处于非活动状态时)。

CMOS器件中的漏电流包括反向偏置源极、漏极二极管电流、漏极到源极的弱反型电流和隧道电流。工艺技术和单元库的选择会影响这些漏电流的大小。静态功率耗散通常代表了应用的总功率的绝大部分，这些应用主要依赖于被长的闲置周期隔开的事件响应操作。

如果逻辑计时，则动态或有功功率耗散被抽提。功率耗散与系统电压、时钟频率和动态电容成比例。对于连续操作的应用而言，动态功率耗散通常支配了系统功率效率。基于系统所采用的工艺技术和单元库，系统的动态电容是固定的。电源电压对功耗具有最大比例的影响。在相同的工艺技术中，越高的时钟频率通常要求相对越高的供电电压。

很多处理器装置包括休眠、待机或低功率模式，这些模式切断对外围设备、处理器核、时钟振荡器和其他特定模块的供电。选择性地切断对各种模块的供电能降低整体的动态和静态功率耗散。不执行有用工作的电路块不必要消耗功率。

低功率模式通常保持着对存储器结构的供电，因此能够不必对程序计数器和寄存器进行热启动。需要时间延迟来恢复这些寄存器和使供电电压时钟稳定。因此，当它们仅仅需要在小于稳定时间的时间段内处于闲置时，或当它们需要比稳定时间所允许的更快地反应事件时，断电模式是不实际的。断电模式通常依赖于例如BIOS、操作系统或应用级的软件。

来自装置时钟树的功率耗散能相当于芯片总功率的50％，这是因为时钟信号通常在至少两倍于任何其他信号的频率下工作，并且其需要到处传播。可将系统划分，以针对各种模块和元件采用不同的时钟域。尤其当整个系统不需要在较高时钟速度下运行时。较低的时钟频率降低了功率耗散，以及降低的快速边缘速率产生了较少的能引起局部干扰的杂散辐射。

门控时钟是动态的电源管理技术，其控制不依赖于软件，并且对于软件是透明的。通过停止或减慢由时钟触发的开关操作，门控时钟降低了动态的功率耗散和EMI。门控时钟并不去除来自功能模块的电源，因此其不影响静态功率耗散。门控时钟不引起启动时间延迟，因此在频率对频率(clock-by-clock)的基础上，其是高效的。

门控时钟能够在任何时间阻止时钟传播到不需要进行活动的元件，例如总线、高速缓冲存储器、功能加速器和外围设备。实际上，门控时钟控制逻辑功率耗散应该小于所产生的总的功率降低。

可采用时钟分频器和集成低速时钟源来调节时钟频率。集成低速时钟源能支持重启模式时的双速度启动和高速时钟源。核或模块可以采用内部的、快速启动的但是功率较低的和较慢的时钟源来启动操作。在电路变得稳定后，其能过渡到较快的时钟源。

动态电压缩放是依赖于软件控制的电源管理技术，其在全局上能够使功率显著地节省。针对给定器件的一组频率和电压对是在表征期间确定的，以提供所有支持的操作条件下的足够处理性能界限。在电源电压的相应增加稳定后，使用较高的时钟频率。转向较低的时钟功率可以以电源电压的立即降低来定时，这是因为先前的供电电压早已高于支持新的较低的时钟频率所需的电压。