[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括具有至少一对不同导电类型的晶体管的电路，其特征在于，

使用设置在SOI基板上的第1半导体层和覆盖其表面的至少一部分的第1栅绝缘层形成n沟道·晶体管，并且使用设置在上述SOI基板上的第2半导体层和覆盖其表面的至少一部分的第2栅绝缘层形成p沟道·晶体管，

将形成上述第1半导体层的沟道的第1区域的表面作为(100)面或距(100)面±10°以内的面，并且将在上述第1半导体层的侧面形成沟道的第2区域的表面作为电子的迁移率比距(100)面±10°以内的面更小的一个面或多个面，

将形成上述第2半导体层的沟道的第1区域的表面作为(100)面或距(100)面±10°以内的面，并且将在上述第2半导体层的侧面形成沟道的第2区域的表面作为空穴的迁移率比距(100)面±10°以内的面更大的一个面或多个面，

分别设定上述第1区域的表面的宽度、长度及高度、上述第2区域的表面的宽度、长度及高度，以使上述第1及第2半导体层中的上述第1区域的表面的面积与上述第2区域的表面的面积之和相同，且使上述n沟道·晶体管和上述P沟道·晶体管的工作速度相等或相同。

2.根据权利要求1所述的半导体器件，其特征在于，

上述n沟道·晶体管和上述p沟道·晶体管都是常关闭，且设上述n沟道·晶体管为反型或积聚型，上述p沟道·晶体管为反型或积聚型。

3.根据权利要求2所述的半导体器件，其特征在于，

上述n沟道·晶体管和上述p沟道·晶体管都是反型。

4.根据权利要求2所述的半导体器件，其特征在于，

上述n沟道·晶体管和上述p沟道·晶体管都是积聚型。

5.根据权利要求2所述的半导体器件，其特征在于，

上述n沟道·晶体管为反型，上述p沟道·晶体管为积聚型。

6.根据权利要求2所述的半导体器件，其特征在于，

上述n沟道·晶体管为积聚型，上述p沟道·晶体管为反型。

7.根据权利要求4或5所述的半导体器件，其特征在于，

根据设置在上述第2栅绝缘层上的第2栅电极和上述第2半导体层之间的功函数差来选择上述第2栅电极的材料及上述第2半导体层的杂质浓度，以使形成在上述第2半导体层中的耗尽层的厚度比上述第2半导体层的膜厚更厚。

8.根据权利要求4或6所述的半导体器件，其特征在于，

根据设置在上述第1栅绝缘层上的第1栅电极和上述第1半导体层之间的功函数差来选择上述第1栅电极的材料及上述第1半导体层的杂质浓度，以使形成在上述第1半导体层中的耗尽层的厚度比上述第1半导体层的膜厚更厚。

9.根据权利要求1至6任意一项所述的半导体器件，其特征在于，

上述第1及第2栅绝缘膜含有由微波激励的等离子体所形成的SiO₂、Si₃N₄及金属硅合金的氧化膜、金属硅合金的氮化膜中的至少一种。

10.根据权利要求9所述的半导体器件，其特征在于，

以600℃以下的温度形成上述第1及第2栅绝缘膜。

11.根据权利要求1至6任意一项所述的半导体器件，其特征在于，

使构成沟道长的上述第1区域的表面的长度、上述第2区域的表面的长度在上述n沟道·晶体管及上述p沟道·晶体管中全都相等。

12.根据权利要求1至6任意一项所述的半导体器件，其特征在于，

上述n沟道·晶体管及上述p沟道·晶体管中的上述第1区域的表面的长度，始终比上述第1区域的表面的宽度长1.5倍以上。

13.根据权利要求1至6任意一项所述的半导体器件，其特征在于，

使上述第1半导体层的上述第1区域的表面的宽度和长度与上述第2半导体层的上述第1区域的表面的宽度和长度分别相等，使上述第1半导体层的上述第2区域的表面的高度和长度与上述第2半导体层的上述第2区域的表面的高度和长度分别相等。