[发明专利]低压高速缓存的修复位

说明书

技术领域

本发明涉及高速缓存存储器领域，具体来说，涉及对高速缓存阵列中的单元的修复。

背景技术

通过允许各种大小和关联性选择来提供高速缓存的设计灵活性，同时保持高速缓存找出/存储所请求的元素的速度，这对于利用高速缓存的体系结构来说是非常有利的。但是，当涉及半导体技术时，功率节省始终是一个普遍问题，它通常会导致限制性能或牺牲可靠性。

在涉及高速缓存阵列时，一种典型的节省功率的方法包括在比设备的其余部分（如处理器、芯片集或其它集成电路）的电压低的电压下运行高速缓存阵列。然而，电压越低，会使高速缓存阵列内的单元越易出现软错误，即出现导致错误的位反转。此外，高速缓存内的单元通常会因为设计、制造、或在制造事件之后永久地损坏，这通常称为硬错误。

传统上，为了校正硬错误，用备用行来替换包括硬错误的高速缓存行。与之相比，软错误通常可以通过高速缓存阵列所用的错误校正码（ECC）来校正。ECC通常是指用于检测并且可以潜在地找出以及修补错误的逻辑。作为一个实例，许多高速缓存阵列利用1位ECC来校正每个字或高速缓存行的单个位错误。

参照图1，示出现有技术的高速缓存100。通常，高速缓存存储器就是一个存储器阵列；但是，它也可以在物理上组织成或在逻辑上视为是具有多个行/字，如行106-113。此外，高速缓存的每一行中的每个位或每组位都可以在逻辑上视为是形成一列，如列115、116、117和118。假定高速缓存100包括1位ECC，则可以检测和修补每行中的单个错误，如高速缓存行106中的位错误130、高速缓存行109中的位错误131和高速缓存行111中的位错误132。

但是，当高速缓存100的电压下降到低于临界电压时，某些位会开始发生故障。因此，为了确保高速缓存100中的可靠性，供应给高速缓存100的电压只有在诸如高速缓存行113的行开始具有多个位错误（如位错误120和125）之前才可能降低到临界电压。因此，为了确保可靠性，不会再进一步降低电压；但是，这是以牺牲功率节省为代价的。

附图说明

通过附图中的各图举例而不是限制性地示出本发明。

图1示出现有技术的高速缓存阵列的实施例。

图2示出包括高速缓存、修复高速缓存和修复模块的处理器的实施例。

图3示出高速缓存阵列的物理组织和从逻辑角度看的组织的实施例。

图4a示出用于修复高速缓存中的多个错误的修复高速缓存的实施例。

图4b示出查找表的实施例。

图5示出用于修复具有多个组和路的高速缓存阵列中的错误的修复高速缓存的实施例。

图6a示出用于修复高速缓存单元的流程图的实施例。

图6b示出如图6a所示的用于修复高速缓存单元的流程图的特定实施例。

图7示出用于基于高速缓存中待修复的多个位的优化配置来修复高速缓存中的位的流程图的实施例。

具体实施方式

在以下描述中，阐述了众多特定细节，如特定高速缓存组织、高速缓存设置、高速缓存大小等的实例，以便充分理解本发明。但是，本领域的技术人员将明白，无需采用这些特定细节也可以实现本发明。在其它情况下，没有详细示出熟知的元件或方法，如错误校正、高速缓存设计和高速缓存接口等，以免不必要地使本发明晦涩难懂。

本文描述的方法和设备是用于修复高速缓存存储器/阵列的。在一个实施例中，在诸如微处理器、嵌入式处理器、单元处理器或其它整数或浮点执行设备的处理设备上实现高速缓存。但是，用于修复高速缓存的方法和装置不限于此，它们可以在任何集成电路设备上实现，或与任何集成电路装置相关联地实现。

处理器的实施例

图2示出处理器200，它包括处理器逻辑220、高速缓存205、修复高速缓存210和修复模块215。处理器逻辑220可以包括用于执行指令或对数据进行操作的任何逻辑。在一个实施例中，处理器逻辑220包括用于乱序并行执行整数和浮点数据的逻辑。作为另一个说明性实例，处理器逻辑220包括用于与外部设备对接的接口逻辑、用于提取和解码数据或指令的前端逻辑、用于辅助指令的乱序执行的乱序逻辑和用于执行指令和/或对数据进行操作的至少一个执行单元。