[发明专利]用于优化动态存储器大小调整的等待时间的方法和系统

说明书

有关申请的相互参照

本申请涉及发明人Kurts等人转让给Intel Corporation、 于2004年8月31日提交的美国申请No.10/931565、发明人Naveh等 人转让给Intel Corporation、于2004年9月3日提交的美国申请 No.10/934034、发明人Naveh等人转让给Intel Corporation、于2004年 12月28日提交的美国申请No.11/024538、发明人Naveh等人转让给 Intel Corporation、于2004年7月27日提交的美国申请No.10/899674 以及发明人Jahagirdar转让给Intel Corporation、标题为“用于零电压 睡眠状态的方法和设备”的同时提交的专利申请(Docket Number 042390.P22435)。

技术领域

本发明的一些实施例一般涉及集成电路和/或计算系统。 更具体来说，本发明的一些实施例涉及动态存储器大小调整(sizing)。

背景技术

随着朝具有更多晶体管和更高频率的高级微处理器、如 中央处理器(CPU)发展的趋势继续增长，计算机设计人员和制造商往往 面临功率和能量消耗方面的相对增加。特别是在移动装置中，增加的 功耗可能导致过热，这可能会不利地影响性能，并且可能极大地降低 电池寿命。由于电池通常具有有限容量，因此，以超过必要的次数运 行移动装置的处理器可能比所预期的更快地耗尽容量。

因此，功耗仍旧是包括台式计算机、膝上型计算机、无 线手机、个人数字助理等在内的计算系统的重要问题。例如，在当今 的计算系统中，要解决功率损耗问题，可根据减小的活动或需求来使 某些组件进入更低功率状态。

微处理器设计方面的同时发展，存储器大小不断增加， 以便对于给定硅面积获得更好的性能。朝更大存储器大小发展的趋势 增加了与存储器关联的功耗的部分。因此，与操作更大存储器进入和 退出这些状态相关联的更低功率状态以及等待时间的应用已经成为功 耗管理的越来越重要的领域。

附图说明

通过阅读以下说明书和所附权利要求书并参照以下附 图，本领域的技术人员将会清楚地知道本发明的实施例的各种优点， 附图包括：

图1是根据本发明的一些实施例、通过路(way)来组织的 存储器体系结构的一示例的框图；

图2是根据本发明的一些实施例、没有通过路来组织的 存储器体系结构的另一个示例的框图；

图3-4是根据本发明的一些实施例的热(warm)和脏位的 比特级(bit level)示例的简图；

图5是生成根据本发明的一些实施例的热和脏位的逻辑 的一示例的简图；

图6是可用于采用根据本发明的实施例的动态存储器大 小调整来实现存储器等待时间的优化的一种示例计算机系统的框图；

图7是根据本发明的一些实施例、优化存储器等待时间 的过程的一示例的流程图；

图8是根据本发明的一些实施例、可包括动态存储器减 小或低功率状态进入流程的存储器退出的过程的一示例的流程图；以 及

图9是根据本发明的一些实施例、可包括动态存储器扩 大或低功率状态退出流程的存储器进入的过程的一示例的流程图。

具体实施方式

计算系统和/或其关联软件实际上可能需要的存储器量 往往随时间改变。对于典型应用，例如，在任何给定时间可能只需要 存储器的一小部分。根据本发明的一些实施例，存储器布置、如图1 和图2的存储器布置可动态确定大小，以便降低存储器电路以及使用 它的系统的功率要求。

具体来说，如本文所述，在启用/禁用存储器的一个或多 个子部分期间，在不需要和/或未选取那些子部分时，本发明的一些实 施例可提供优化等待时间，如针对采用图1-2所示的存储器拓扑结构 来实现的图3-9所述。在本发明的一些实施例中，在计算系统的特定 状态中可启用/禁用存储器。下面针对高级配置和电源接口(ACPI)规范 (例如ACPI规范，版本3.0，2004年9月2日；版本2.0c，2003年8 月25日；版本2.0，2000年7月27日等)所讨论的状态更详细地讨论 又称作功率状态的状态。