[发明专利]当处理器处于低功率状态时可为后台DMA装置提供数据的小型高功效高速缓冲存储器

说明书

背景技术

技术领域：

需要在微处理器系统DRAM存取以及微处理器系统DMA处 理方面的进步以提供性能、功率效率和使用效用上的改进。

现有技术：在此提及的技术和概念(包括为了说明前后关系、定义或比 较的目的)，除非特别地被识别为公知或者熟知，不应被解释为承认这些技术 或概念是先前已经公知或现有技术的一部分。在此引用的所有参考文件(如 有)(包括专利、专利申请以及出版物)，无论是否明确地被结合，都是以其 整体为任何目的被结合参考。在此，不应理解为承认任何所述参考文件是相 关的现有技术，也不构成承认这些文件的实际出版内容或日期。

在一些微处理器系统中，当系统中的其它处理被最小化或暂停时，在 DMA操作(诸如GPU引用帧缓冲器信息)期间执行DRAM存取，并且每次 DRAM存取消耗很多功率。类似地，在一些微处理器系统中，所有或一部分 另外的断电的处理器和相关的高速缓冲存储器子系统被上电(或防止被断电)， 以处理相关的DMA操作(诸如USB装置事务(transaction))。需要更有效地执 行DRAM存取和处理DMA存取的技术，由此使得能够提高性能、功率效率 和使用效用。

在ACPI适用的系统中，由于不存在监听(snooping)，所以对于低功率的 ACPI适用的状态C3、C4、C5等不允许相关的DMA，而在高速缓冲存储器 被监听时，对于相对较高功率的ACPI适用状态C2、C1和C0允许相关的 DMA。在下文中，术语C0、C1、C2、C3、C4和C5指的是类似命名的ACPI 适用功率状态。

概要

可以以多种方式实现本发明，包括作为处理、加工的产品、设备、系统、 物质的合成、以及如计算机可读存储介质或计算机网络(其中通过光学或电 子通信链路传送程序指令)的计算机可读介质。在本说明书中，可将这些实 现方式或任何其他本发明可形成的形式称为技术。一般地说，在本发明的范 围内，可以改变公开的处理步骤的次序。详细描述提供在上述提及的领域中 实现性能、效率和使用效用上的改进的本发明的一个或多个实施例的公开。 详细描述包括便于更快理解详细描述的其余部分的介绍。所述介绍包括简短 地总结根据在此教导的构思的示意性系统和方法的示意性组合。正如在结论 中更详细讨论的，本发明涵盖在颁布的本专利的结尾附带的权利要求的范围 内的所有可能的修改和变形。

附图说明

图1示出了系统的几个实施例的选择的细节，该系统实现了用于满足选 择的非可高速缓冲存取和用于满足一些后台DMA装置存取的一个或多个缓 冲器/小型高速缓冲存储器的透明使用。

图2示出了图1中的缓冲器/小型高速缓冲存储器中的任一个的实施例 的选择的方面。

图3示出了状态机的实施例的选择的方面，该状态机适用于控制图2中 的缓冲器/小型高速缓冲存储器的例子以满足选择的非可高速缓冲存取。

图4示出了存储器范围信息的实施例，该存储器范围信息用于确定选择 的匹配非可高速缓冲存取和选择的匹配DMA存取，以通过图2中的缓冲器/ 小型高速缓冲存储器的例子来进行处理。

图5示出了通过实现用于满足后台DMA装置存取的相关的缓冲器/小型 高速缓冲存储器的实施例而执行的选择的操作。

图6示出了通过实现用于满足后台DMA装置存取的不相关的缓冲器/小 型高速缓冲存储器的实施例而执行的选择的操作。

图7A-7F示出了包括在处理器中的缓冲器/小型高速缓冲存储器的前后 关系的各种实施例。

详细描述

下面结合示出了本发明的原理的附图来提供对本发明的一个或多个实施 例的详细描述。一些实施例或其变形的特征可以是“显著的”。结合实施例来 描述本发明，这些实施例应被理解为仅仅是示意性的，而不是限制性的。(显 著地或相反)本发明不限于这里的一个或所有实施例。本发明的范围仅由已颁 布的本专利的结尾附带的权利要求限定，并且本发明包含多种选择、修改和 等同物。在下面的描述中阐述许多特定细节，以提供对本发明的透彻理解。 提供这些细节是为了举例的目的，并且本发明可根据权利要求来实施，而不 需要一些或所有这些特定细节。为清楚起见，与本发明相关的技术领域中公 知的技术资料没有被详细描述，从而使得本发明不被不必要地模糊。