[发明专利]奇偶校验位生成电路、计数电路以及计数方法

说明书

技术领域

本发明涉及一种对二进制数据中所包含的“1”的数目进行计数的奇 偶校验位生成电路、计数电路以及计数方法，尤其涉及可不给总体计数 的运算处理带来影响地高速求出总体计数运算结果的奇偶校验位的奇偶 校验位生成电路、计数电路以及计数方法。

背景技术

把对二进制数据中所包含的“1”的数目进行计数的运算称为总体计 数(Population Count)，一部分CPU(Central Processing Unit：中央处理 器)具有作为用于运行该运算的指令的POPC(POPulation Count：总体 计数)指令。

以前，由于POPC指令的使用频度较低，所以存在未作为指令集安 装而通过基于软件完成的仿真来实现的情况，然而，近年来，在汉明距 离(两个位串中不同的位数)等的计算中利用POPC指令的情况增多、 并且为了指令处理的高速化，而转换为利用硬件来实现的情况增多。例 如，可通过利用专利文献1所公开的技术来实现用于运行POPC指令的 电路。

专利文献1：日本特开2005-165793号公报

存在一种为了提高可靠性而把奇偶校验位附加到运算处理的输入输 出数据中、并使用该奇偶校验位来保证数据的合法性的CPU。在这种CPU 利用硬件来实现POPC指令的情况下，出现如何求出POPC指令运算结 果的奇偶校验位的问题。

例如，当利用专利文献1所公开的技术来进行总体计数的运算、然 后使用其它电路来算出运算结果的奇偶校验位时，指令的处理时间延长 进行奇偶校验位运算处理的时间。在这种方式中，为了指令处理的高速 化而利用硬件来安装POPC指令的意义减弱。因此，为了不给运算处理 的循环时间带来影响，需要利用与运算处理等同或者在其以下的循环时 间来进行奇偶校验位的运算处理，由此，需要根据输入数据来预测针对 POPC指令处理结果的奇偶校验位。

为了不增加POPC指令的处理时间地求出运算结果的奇偶校验位， 需要与总体计数的计数处理并行进行，并在其它电路中进行奇偶校验位 的预测。该奇偶校验位的预测必需根据POPC指令的输入数据和其奇偶 校验位来预测运算结果的奇偶校验位。

发明内容

本发明是鉴于上述问题所作出的，其目的在于提供一种能不给总体 计数的运算处理带来影响地高速求出总体计数的运算结果的奇偶校验位 的奇偶校验位生成电路、计数电路以及计数方法。

为了解决上述课题并实现目的，本发明为一种奇偶校验位生成电 路，其将数据与所述数据的奇偶校验位作为输入，输出利用n进制数(n 为2以上的自然数)来表示所述数据时的1的计数信息的奇偶校验位， 该奇偶校验位生成电路的特征是具有：判定单元，其对利用n进制数来 表示所述数据时的所述1的数目进行计数，判定利用n进制数表示8位 数据时的所述1的数目是否为0、1、6、7中的任意一个，从而决定是否 使所述数据的奇偶校验位反转；以及反转单元，其根据所述判定单元的 判定结果，将所述数据的奇偶校验位值或者使所述奇偶校验位反转后的 值中的任意一个作为所述计数信息的奇偶校验位输出。

另外，本发明的特征是，所述判定单元根据利用n进制数表示数据 的前四位时的所述1的数目与利用n进制数表示该数据的后四位时的所 述1的数目的组合，来判定利用n进制数表示所述8位数据时的所述1 的数目是否是0、1、6、7中的任意一个。

另外，本发明为一种计数电路，将数据与所述数据的奇偶校验位作为输 入，输出利用n进制数表示所述数据时的1的计数信息以及所述计数信 息的奇偶校验位，其中n为2以上的自然数，其特征在于，所述计数电 路具备奇偶校验位生成电路，该奇偶校验位生成电路具有：判定单元， 其对利用n进制数来表示所述数据时的所述1的数目进行计数，判定利 用n进制数表示8位数据时的所述1的数目是否为0、1、6、7中的任意 一个，从而决定是否使所述数据的奇偶校验位反转；以及反转单元，其 根据所述判定单元的判定结果，将所述数据的奇偶校验位值或者使所述 奇偶校验位反转后的值中的任意一个作为所述计数信息的奇偶校验位输 出。

另外，本发明的特征是，所述判定单元对利用n进制数表示8位数 据时的所述1的数目为0、1、6、7中的任意一个的情况进行解码。