[发明专利]电压电平转换器电路

说明书

技术领域

本发明总的涉及电平转换器电路，更具体地，本发明涉及两种 电压电平转换器电路。

背景技术

现有技术领域中，已知电压电平转换器电路用于将由第一组 电压源驱动的数字信号翻译或者转换为由第二组电压源驱动的信号，其 中，高(或者低)电压输出高于(或者低于)第一组电压源中的电压输出。 电压电平转换用于这样的系统中：其中使用不同电压源运行的电路必须互 相通信。

本领域内的普通技术人员将会理解动态随机存取存储器 (DRAM)传统上在存储器阵列的字线驱动电路中使用电平转换器。具有 n沟道单元晶体管的存储器中的字线驱动电路优选地使用高于逻辑“1”电 源电压(典型地为VDD)的电压来驱动字线，用于最大化向可存取DRAM 单元写入和从其读出的电荷。字线还可以被驱至低于VSS的电压电平以最 小化来自DRAM单元的泄漏电流。

图1的电路图包括现有技术的电平转换器电路，其用于驱动 DRAM中的字线到高于VDD和低于VSS的电压电平。图1包括逻辑电路 12和电平转换器电路10，电平转换器电路10包括n沟道传输晶体管14、 p沟道传输晶体管16、交叉耦合p沟道晶体管18和20以及交叉耦合n沟 道晶体管22和24。

所示的逻辑电路12为与非门，用于接收任意数量和组合的 地址信号与控制信号，并且用于提供单个解码输出。逻辑电路12使用VDD 和VSS电压源供电，并且可以具有任意已知电路配置。逻辑电路12的输 出被并行分开并且穿越n沟道传输晶体管14和p沟道传输晶体管16。传 输晶体管14的栅极连接到VDD，用于将逻辑电路12与电压VPP(高于 VDD)隔离，而传输晶体管16的栅极连接到VSS，用于将逻辑电路12与 负电压VBB(低于VSS)隔离。晶体管16的漏极连接到晶体管24的栅极 和晶体管22的漏极。晶体管14的漏极连接到晶体管20的栅极和晶体管 18的漏极。这样，当逻辑电路12的输出为VDD时，该VDD电平被传输 穿过晶体管16到达交叉耦合晶体管22和24，使得晶体管24导通并且晶 体管22截止。并行地，晶体管20截止并且晶体管18导通以及字线位于 VBB。

当逻辑电路12的输出从VDD改变为VSS时，该VSS电平 被传输穿过晶体管14到达交叉耦合晶体管18和20，使得晶体管20开始 导通并且晶体管18开始截止。并行地，上升的字线电压传输晶体管22， 其导致交叉耦合晶体管24被截止。门12的下拉逻辑的尺寸和晶体管14 的尺寸必须足够大以提供足够的电流用于抵消晶体管20的栅极端的晶体 管18的上拉电流。类似地，当逻辑门12的输出从VSS改变为VDD时， 门12的上拉逻辑的尺寸和晶体管16的尺寸必须足够大以提供足够的电流 用于抵消晶体管24的栅极端的晶体管22的下拉电流。由于晶体管22和 24直接连接到字线，它们的尺寸必须足够大用于以及时方式驱动所述字 线。电平转换器电路10和逻辑门12中的其它晶体管也必须尺寸足够大， 从而使得电平转换器电路10正确运行。因此，逻辑门12和电平转换器电 路10可以需要相对较大的面积。

此外，当字线电压从VBB切换为VPP或者从VPP切换为 VBB时，由于在较短时间内存在从VPP到VBB的直接电流路径，因此在 晶体管20和24中将产生短路电流(crowbar current)。

如果使用具有低阈值电压的传输晶体管14和16进行制造， 则可以增强电平转换器10的操作。但是，由于在小的几何结构半导体工 艺中，电流泄漏是一直增长的难题，对于低功率工艺而言，可能无法应用 该仅可以制造高Vt器件的解决方案。