[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明一般地涉及具有全硅化物栅电极的半导体器件及其制造方法，更具体地，涉及提高MOS型场效应晶体管(MOSFET：金属氧化物半导体场效应晶体管)的性能和可靠性的技术。

背景技术

在需要越来越小的晶体管的先进CMOS(互补MOS)器件的开发过程中，会出现由于多晶硅电极的耗尽引起的驱动电流的衰退的问题。从这个问题的角度，正在开发一种意在阻止驱动电流衰退的技术，即通过使用金属栅电极从而避免电极的耗尽。

认为可用于金属栅电极的材料包括单质金属、金属氮化物和硅，但是在任何情况下，需要能够将n型MOSFET(以下称为“nMOS”)和p型MOSFET(以下称为“pMOS”)的阈值电压(Vth)能够设置为适当的水平。

而对于高性能CMOS晶体管来说需要将Vth设置为大约±0.1eV，为了满足所述需求，栅电极必须使用在nMOS情况下其功函数不大于n型多晶硅(4.0eV)的材料或者在pMOS情况下其功函数不大于p型多晶硅(5.2eV)的材料。

为了实现这些目的，提出一种方法，通过分别使用具有用于nMOS和pMOS的栅电极的不同功函数的异质金属或合金来控制晶体管的Vth(双金属栅技术)。

例如，在非专利文献1(国际电子器件会议技术摘要，2002年， 第359页)中描述了，在SiO₂上形成的Ta和Ru的功函数分别是4.125eV和4.95eV，并且在这两个电极之间功函数可以调制0.8eV。

另一方面，用Ni、Hf、W等完全硅化物化多晶硅的全硅化物电极技术目前正吸引了很多注意。

例如，专利文献1(美国专利申请公开No.2005/0070062)公开了，通过将SiO₂作为栅极绝缘膜，以及通过完全硅化物化其中注入了包含P和B的杂质的多晶硅所获得的硅化物电极作为栅电极，(1)可使得形成工艺与传统CMOS工艺更加兼容，和(2)可通过在硅化物化之前向SiO₂上的多晶硅中添加杂质来控制阈值电压。

本发明提出全硅化物电极是有前景的金属电极。具体地，通过添加杂质的方式可以控制阈值，使得在nMOS情况下有效功函数为大约4.2至4.4eV，在pMOS情况下有效功函数为大约4.7至4.9eV，所述杂质是传统半导体工艺中使用的杂质(在pMOS情况下是B、Al、Ga、In和Tl，在nMOS情况下是N、P、As、Sb和Bi)。这种阈值的改变是由于在硅化物化时所谓的“雪犁”效应导致添加的杂质偏析在硅电极/SiO₂栅极绝缘膜界面上而发生的。由于通过添加杂质来控制阈值使得pMOS和nMOS能够差异化生产，所以认为将SiO₂作为栅极绝缘膜使用来控制晶体管阈值是有前景的方法。

而且，根据专利文献2所述的技术(日本专利申请公开No.2005-129551)，其中在nMOS情况下栅电极具有的Ni含量为30％至60％并包含n型杂质，而且在pMOS情况下栅电极具有的Ni含量为40％至70％并包含p型杂质，所以分别获得大约4.1eV和5.1eV的有效功函数。

然而，这些技术具有以下问题。

用于差异化生产具有不同功函数的异质金属或合金的双金属栅技术需要通过刻蚀去除在pMOS或nMOS栅极绝缘膜上沉积的金属层的工艺，在刻蚀期间该工艺降低了栅极绝缘膜的质量，从而使得元件的性能特性和可靠性下降。

当NiSi(镍单硅化物电极)电极作为SiO₂栅极绝缘膜上的栅电极使用时，其中所述NiSi电极是通过将杂质(例如P和B)注入多晶硅并用Ni完全硅化物化所述多晶硅来获得的，如上所述，在nMOS情况下获得的有效功函数为大约4.2至4.4eV，或者在pMOS情况下获得的有效功函数为大约4.7至4.9eV，但是高性能晶体管的实现需要通过控制有效功函数获得更低阈值。

根据专利文献2，其中在nMOS情况下栅电极具有的Ni含量为30％至60％并包含n型杂质，以及在pMOS情况下栅电极具有的Ni含量为40％至70％并包含p型杂质，所以可分别获得大约4.1eV和5.1eV的有效功函数。然而，没有发现这样的Ni硅化物电极，即具有允许获得在该组成区中实现高性能nMOS和pMOS所需阈值的有效功函数(在nMOS情况下是4.0eV，以及在pMOS情况下是5.2eV)。