[发明专利]调节时间连续∑－△转换器的滤波器

说明书

技术领域

本发明涉及调节时间连续∑-Δ(Sigma-Delta)转换器的滤波器的方 法，所述时间连续∑-Δ转换器被设置成将模拟输入信号转换成数字输 出信号，该方法包括步骤：产生表示所述滤波器的增益的控制信号；以 及根据所述控制信号调节所述滤波器的增益。本发明还涉及用于将模拟 输入信号转换成数字输出信号的机构(arrangement)、用于产生表示 时间连续∑-Δ转换器中滤波器的增益的控制信号的设备以及相应的计 算机程序和计算机可读介质。

背景技术

近年来，∑-Δ转换器已经成功地使用于模拟-数字(AD)转换器中。

常规的奈奎斯特率(Nyquist-rate)转换器是围绕量化器而构造的， 所述量化器具有相对高的分辨率，其一般由用来表示信号的比特数(例 如8比特、12比特或16比特)指定。例如，将模拟输入编码成256个 离散值之一的AD转换器具有8比特分辨率，因为28＝256。

然而，由于高分辨率量化器的原因，常规转换器相比于∑-Δ转换器 在结构上相对复杂。对常规转换器的进一步的改进是麻烦的，因为一方 面对于常规转换器的高分辨率的进一步提高将引起该转换器的复杂度 的显著增加。此外，要求对元件进行昂贵的匹配或修整。另一方面，增 大的采样频率通常将给转换器的制造带来额外的成本。常规奈奎斯特率 转换器以奈奎斯特频率采样输入信号，但是通常会应用2-16倍的过采 样。

∑-Δ转换器在其基本结构上不及常规转换器复杂。它们围绕具有相 对较低的分辨率的量化器来构造，所述分辨率一般为1-5比特。这种低 分辨率量化器可以工作于比高分辨率量化器大的采样频率，但是其代价 是更大的量化误差，所述量化误差即输入信号与输出信号之间的差值。

为了补偿这种更大的量化误差，∑-Δ转换器配置有反馈环，该反馈 环有效地引起量化噪声在频域中被整形到期望信号所在的感兴趣频带 之外的区域。这是∑-Δ转换器的关键特征之一，并且为∑-Δ转换器设 计领域的技术人员所广泛认同和深刻理解。通常，∑-Δ转换器与常规 转换器比较时提供了更小的失真和更低的成本。

可用于∑-Δ转换器中的CMOS工艺技术的持续发展使得以最大电源电 压的降低为代价换取速度的增加成为可能。就AD转换器而言，这意味 着∑-Δ转换器已经变成比传统奈奎斯特率(NR)转换器更可行的选择。

∑-Δ转换器可以是时间离散∑-Δ转换器(TD-SDC)或者时间连续∑ -Δ转换器(TC-SDC)。后者提供了内在的抗混叠，时间离散∑-Δ转换 器(TD-SDC)则不然。此外，时间连续∑-Δ转换器的时钟频率的理论 极限比时间离散∑-Δ转换器的时钟频率的理论极限高得多。下面给出 的本发明涉及时间连续∑-Δ转换器。

所描述的∑-Δ转换器一般在用于诸如OFDM(正交频分复用)信号之 类的无线电信号的接收器中使用，应用可以包括移动电话系统、电视广 播系统等等。特别可以一提的是DVB-T(地面数字视频广播)、DAB(数 字音频广播)和WLAN(无线局域网)。

时间离散∑-Δ转换器中的模拟积分器/滤波器是精确的，因为它们的 行为受控于电容比和时钟频率。后者总是非常精确的，前者精确到1％ 以内或者甚至更小(假设在单芯片上制造∑-Δ转换器)。这远远高于 不危害动态范围和稳定性方面的性能的要求。然而，对于时间连续∑- Δ转换器而言，所述积分器/滤波器的行为，例如积分器的增益-带宽积 (GBP)，取决于积分器/滤波器中电阻器和电容器的绝对精度，所述电 阻器和电容器两者都是非常不精确的。一般而言，这样的元件的值可以 变化±50％。如果积分器的增益-带宽积也变化±50％或者更多(因为其 依赖于两种独立类型的元件)，那么所述∑-Δ转换器可能无法完全发 挥作用，或者至少在动态范围和最大稳定幅度方面的性能远低于最佳性 能。

总而言之，时间连续∑-Δ转换器如上所述相比于时间离散∑-Δ转换 器提供了若干优点。然而，主要的缺点是关于所述积分器/滤波器参数 的可变性的敏感性，其可能显著降低该∑-Δ转换器的性能，或者甚至 使得该转换器不起作用。

该问题的一种可能的解决方案可以基于用于调谐模拟滤波器的技术， 其中使用锁相环将基于与该滤波器中相同的关键元件的振荡器调谐到 预定义频率。然后，可以将对振荡器中元件的调谐拷贝到滤波器的元件。 然而，这种解决方案要求使用许多模拟元件的设计，因而占用了大的芯 片区域。