[发明专利]多级模/数转换器和校准所述转换器的方法

说明书

技术领域

本发明涉及模拟信号到数字信号的转换的技术领域，尤其是涉及模/数转换器和校准所述转换器的方法。

背景技术

在很多电子装置上，存在把模拟信号转换为数字信号的需求。数字移动通信终端给出了这类装置的重要例子。在此类应用里，对低消耗，低电压和高性能的需求给组成终端电子系统的集成电路的设计带来尤其苛刻的要求。

基于不断增加的集成水平(例如，纯CMOS技术)生产所述集成电路的可能性留出了可用于以下芯片的很大空间，即可用于实现目标在于改善模拟部件/电路性能，例如用于对模拟部件/电路本身引起的不精确性进行补偿，的数字信号处理(DSP)技术的芯片。

这种趋势也体现在模/数转换器方面，尤其在多级模数转换器方面，用于其中的校正方法已经开发出来，更通常认作校准方法，用于校正转换结果中由于转换器中存在的模拟部件例如电容器或者运算放大器的不理想而存在的误差。例如，所述不理想是归因于转换器输入时的取样电路电容器不匹配以及归因于实际运算放大器的受限增益带宽产品。

现有技术的校正方法中，存在第一类方法，其可能执行前台校准，即当待转换的模拟信号还没有应用到转换器的输入时执行校准。这类方法具有以下优点，即有限的电路复杂性和保证正确的转换结果。然而，前台校准方法存在内在的不足，即其不能在待转换的模拟信号已经应用到转换器的输入时使用。但是在一些应用中，在信号转换过程中的持续校准是必需的。

为了克服这个不足，开发出来了第二类校准方法。特别地，这类方法采用了校准方法并且可以在模拟信号的转换过程中操作而不干扰模/数转换器的正常操作。

这类方法通常根据以下进行工作，即把伪随机噪声序列的各自的样本增加到待转换信号的模拟样本上，以便通过所述序列来调制待校正的误差。为了改善转换器的性能，通过校正操作来处理转换器的数字输出以便提取已调制信息。经验证明，在所述校正方法的收敛时间t_conv(达到半LSB精度所必需的)和在转换器位数中的分辨率N之间存在类型关系式：

t_conv＝2^2·NT_s

其中，T_s是取样周期。

从上述关系式可知，例如在分辨率为13位的循环转换器中通过采用现有技术的上述本底校正方法之一并且以5MS/S(百万每秒)的频率进行操作，可以得到大约30秒的收敛时间。这样长的收敛时间导致现有技术的本底校准方法不适合用在很多应用中。

发明内容

本发明的目的是提供一种具有以下校正(即校准)系统的模/数转换器，即该系统保证比现有技术的系统或方法的收敛时间更短的收敛时间，并且该系统同时拥有有限的电路复杂性。

通过一种多级模/数转换器来实现该目的，该多级模/数转换器用于通过多步骤转换周期把输入信号的模拟样本转换成各自的由位组成的数字码，各个周期步骤解析各自的数字码的至少一位，该转换器包括：取样装置，适合于输入所述信号并且输出所述模拟样本的第一序列；伪随机序列的生成模块，适合于输出所述伪随机序列的样本；求和节点，输入所述第一序列和所述伪随机序列，在输出中获得模拟样本的第二序列；具有可控制数字增益的转换装置，适合于输入第二序列的样本以便输出所述数字码的位；反馈回路，用于执行所述多步骤转换周期，其具有环路增益并且包括模拟放大装置和所述取样装置；数字校准模块，用于把数字增益匹配至环路增益。该多级模/数转换器的特征在于：所述第二序列包括所述伪随机序列的贡献不存在的预定样本；数字校准模块包括预测模块以便从输出自所述转换装置的由所述预定样本的转换生成的位开始，生成所述输入信号的数字估算；其中所述校准模块使用所述估算以便消除在所述数字增益至所述环路增益的匹配中所述输入信号引起的干扰。