[发明专利]用于执行分层解码的分层解码器和方法

权利要求书

1.一种可配置成解码用多个不同的LDPC码编码的数据的可编 程解码器，所述解码器包括：

用与所述多个不同的LDPC码之一相关联的奇偶检验矩阵编程的 控制电路；

消息存储器，用于存储多层更新后的外部可靠性数据的块；

列-和存储器，用于存储包括列-和数据的软位；

减法元件，用于将所述列-和数据的对应软位减去下一层所述更新 后的外部可靠性数据；

层处理器，用于根据所述减法元件的软位输出重新计算存储在所 述消息存储器中的数据以更新所述下一层的外部可靠性数据；以及

求和元件，用于将所述层处理器生成的所述更新后的外部可靠性 数据与所述减法元件提供的之前子迭代的软位输出相加，以生成所述 列-和数据用于反馈而在每次迭代时更新所述列-和存储器，

其中所述控制电路使所述消息存储器拒绝将所述更新后的外部 可靠性数据中对应于所述用于编程的LDPC码的奇偶检验矩阵的空子 矩阵的块提供给所述减法元件。

2.如权利要求1所述的解码器，还包括复用器，所述复用器用于 最初将输入数据路由到所述列-和存储器并随后在多次子迭代中的每 次子迭代之后将来自所述求和元件的所述列-和数据路由到所述列-和 存储器，

其中所述列-和数据包括所述消息存储器中的更新后的外部可靠 性数据之和、并且所述列-和数据最初与所述输入数据一起求和。

3.如权利要求2所述的解码器，其中对于所述多次子迭代中的每 次子迭代，选择所述消息存储器中的下一层所述更新后的外部可靠性 数据；并且

所述减法元件将存储在所述列-和存储器中且包括列-和数据的软 位减去所选择的下一层的所述更新后的外部可靠性数据。

4.如权利要求3所述的解码器，其中对于所述多次子迭代中的每 次子迭代，所述层处理器根据所述减法元件提供的软位来生成所述更 新后的外部可靠性数据，并且

对于所述多次子迭代中的每次子迭代，所述求和元件将所述层处 理器为当前子迭代生成的所述更新后的外部可靠性数据与所述减法 元件提供的之前子迭代的软位相加以生成所述列-和数据用于存储在 所述列-和存储器中。

5.如权利要求4所述的解码器，还包括延迟元件，所述延迟元件 用于向所述求和元件提供从所述减法元件接收的来自之前子迭代的 软位，以便允许所述求和元件为当前子迭代生成列-和数据。

6.如权利要求2所述的解码器，其中所述输入数据包括由多载波 接收器的解调器生成的软位块，并且

所述解码器是实现分层LDPC解码的低密度奇偶检验LDPC解码 器。

7.如权利要求6所述的解码器，其中在预定次数的迭代之后，将 对应于包括所述输入数据的软位块的输出数据块存储在所述列-和存 储器中，包括所述输入数据的所述软位块具有大于所述输出数据块的 位数，并且

每个迭代包括多个所述子迭代。

8.如权利要求2所述的解码器，其中所述控制电路配置成生成控 制信号以便：

使所述复用器最初将所述输入数据路由到所述列-和存储器并随 后在每次子迭代之后将来自所述求和元件的所述列-和数据路由到所 述列-和存储器；

对于每次子迭代为所述减法元件从所述消息存储器中选择一层 更新后的外部可靠性数据；

对于所述多次子迭代中的每次子迭代为所述减法元件从所述列- 和存储器中选择列-和数据；以及

在预定次数的迭代之后，从所述列-和存储器中选择码字作为输出 数据。

9.如权利要求1所述的解码器，其中存储在消息存储器中的所述 更新后的外部可靠性数据被初始化为零，并包括对于多次子迭代中的 每次子迭代更新一次的外部消息，

对于每次子迭代，所述层处理器基于奇偶检验矩阵的一行重新计 算外部可靠性数据。