[发明专利]具有顶底互连的可堆叠式IC封装

说明书

技术领域

本发明一般地涉及可堆叠式IC封装，且尤其涉及具有顶底互连(interconnect)的可堆叠式IC封装。

背景技术

IC封装中的小型化和“系统封装”是具有可堆叠式封装的封装解决方案的推动力。可堆叠式封装由两个或两个以上的IC封装在单个器件中经互连而构成，从而有效地减小了体积，该单个器件为“芯片堆叠”，其通过在如封装IC的单个封装装置中一般使用的“足印(footprint)”可安装于印刷电路板。

除形成为堆叠之外，IC封装必须以预定方式彼此电性互连。一个当前的解决方案是来自德国弗劳恩霍夫研究所(Fraunhofer Institute)的“Match-X”方法。Match-X概念由含有电子器件的基板堆叠而构成，在其上利用焊球实现不同基板之间的相互互连。载于IEEE Transaction on Advanced Packaging，第27卷，第2期，2004年5月，Becker等人的题为《集成器件的堆叠式系统级封装》的文章中讨论过该“Match-X”。类似地，2002年7月30日伊萨克(Isaak)公布的专利号为6,426,240的美国专利，揭露了一种可堆叠式柔性电路芯片封装，其包含在其上设置有导电图形的柔性基板。这些参考文献将整体引用作为参考。在装配情况下，柔性基板支撑集成电路芯片的第一侧面，包裹集成电路芯片的相对平行边，且被固定到与第一侧面相对的集成电路芯片第二侧面的至少一部分上。导电图形限定了沿集成电路的第一和第二侧面的两部分，该部分可以与另一个可堆叠式IC封装电性连接。然而，在现有的两种方法中，缺点是额外的基板层被作为载体，这就增加了IC封装的大小。

需要提供一种可堆叠式IC封装，来解决上述现有技术中的至少一些缺点。

发明内容

本发明已经用于推动集成电路封装的小型化和系统级封装，从而找到具有可堆叠式封装的封装解决方案。

实施例中描述了一种具有顶底互连的可堆叠式IC封装的装配方法。此方法包括：设置芯片(die)，其包含第一和第二相对纵向侧面，第一和第二主表面，以及在第一主表面上排列的多个触体。设置柔性基板，其包含导电图形并具有第一和第二端部。芯片的多个触体与导电图形电性耦接。柔性基板相对于芯片的至少一个纵向侧面、沿至少已知的线折叠，从而将第一和第二端部中的至少一个以平面布置的方式设置与芯片第二主表面所在平面相对，且在芯片第一主表面相对的侧面上，用于与第二可堆叠式IC封装电性连接。在柔性基板和芯片之间设置支撑材料，用于相对于芯片支撑导电图形。通过去除至少一部分柔性基板，暴露出导电图形。

另一个实施例中，描述了一种可堆叠式IC封装，包括：芯片，其具有通过相对的成对纵向和横向侧面连接的第一主表面和第二主表面。导电图形与芯片的第一主表面电性耦接。导电图形延伸经过芯片的纵向侧面，并按照基本朝向芯片的方向折叠。导电图形藉此限定了与芯片的第一主表面近似共面的第一部分以及与芯片的第二主表面近似共面的第二部分；第一和第二部分中的每一个与另一个可堆叠式IC封装可电性连接。支撑材料相对于芯片固定地支撑导电图形，以及支撑彼此间隔、通常为平行关系的导电图形第一和第二部分。

在根据本发明的另一个实施例中，描述了一种可堆叠式IC封装。该IC封装包括：芯片，其具有通过相对的成对纵向和横向侧面连接的第一主表面和第二主表面；第一主表面和第二主表面之间的距离限定了芯片的厚度。导电图形与芯片的第一主表面电性耦接，且厚度小于芯片的厚度。导电图形延伸经过芯片的纵向侧面，并按照基本上朝向芯片的方向折叠；导电图形藉此限定了与芯片的第一主表面近似共面的第一部分以及与芯片的第二主表面近似共面的第二部分。第一和第二主表面中的每一个与另一个可堆叠式IC封装可电性连接。支撑材料相对于芯片固定地支撑导电图形，用于在设置支撑材料的导电图形和芯片表面之间实现电绝缘，并且用于支撑彼此间隔、通常为平行关系的导电图形第一和第二部分。

上述本发明的概要说明不意味着代表了本发明的每一个公开实施例或每个方面。其他方面和其他实施例将参考附图在下文中详细说明。

附图说明

本发明可以通过下面各个实施例并结合附图来进行详细描述，从而可以充分理解本发明的内容，图中：

图1为根据本发明实施例的具有顶底互连的可堆叠式IC封装的装配方法的简要流程图；

图2A为供具有顶底互连的可堆叠式IC装配使用的、包含导电图形的临时基板的俯视图；

图2B为固定到图2A中示出的临时基板上的芯片的俯视图；

图2C为示出了折叠的临时基板和芯片的俯视图；