[发明专利]用于对待测设备进行测试的测试器、方法和计算机程序

说明书

技术领域

本发明一般地涉及用于对待测设备(device under test)进行测试的测 试器，用于对待测设备进行测试的方法和计算机程序。具体地，本发明涉 及实现用于n比特捕捉测试的本地并且并行的处理的概念。

背景技术

在测试领域中(例如，当测试芯片或所承载的印刷电路板时)，利用 多个独立通道来捕捉不同测试管脚(pin)(例如，芯片的管脚或测试点， 或者所承载的印刷电路板的节点)的信号。例如，具有多个测试管脚(输 入管脚、输出管脚、输入/输出管脚、测试点或电路节点)的待测设备被连 接到多个测试通道。每个测试通道接收一个测试管脚的信息。此外，每个 通道通常对由相应通道所捕捉到的数据执行处理。

以下，将参考图10来描述传统的测试系统。出于此目的，图10示出 测试系统的示意性框图。用1000来整体地指代图10的测试系统。测试系 统1000包括待测设备1010，以及例如n+1个数字通道1020_0到 1020_n。待测设备还包括n+1个端子或测试管脚1030_0到1030_n。每个 测试通道1020_0到1020_n包括数字前端1040_0到1040_n、测试处理器 1044_0到1044_n以及存储器1048_0到1048_n。以下，将描述用于第0比 特(bit₀)的数字通道1020_0的结构。

数字前端1040_0的连接与待测设备1010的测试管脚1030_0耦合用于 bit₀。此外，数字前端1040_0与测试处理器1044_0耦合。例如，测试处理 器1044_0可以经由数字前端1040_0将信号1046_0输出到测试管脚 1030_0。此外，测试处理器1044_0可以适用于经由数字前端1040_0从测 试管脚1030_0接收信号。这样，数字前端1040_0构成测试处理器1044_0 和待测设备的测试管脚1030_0之间的接口。此外，测试处理器1044_0耦 合到相应的存储器1048_0。

这样，数字通道1020_0例如适用于接收在用于bit₀的测试管脚 1030_0处呈现的数字(或模拟)模式，并且适用于将在测试管脚1030_0 处呈现的模式存储在存储器1048_0中。类似地，第n个数字通道1020_n 可以适用于接收在待测设备的第n个测试管脚1030_n处呈现的模拟或数 字模式，并且适用于将相应的模式存储在存储器1048_n中。然而，应注 意，待测设备1010的并行DUT输出数据按照管脚被捕捉。换言之，每个 数字通道1020_0到1020_n包括(或包含)单个比特的数据。换言之，数 字通道1020_0到1020_n的每个仅有权使用待测设备1010的一个测试管脚 1030_0到1030_n。因此，对待测设备1010的输出数据进行并行捕捉导致 数字通道1020_0到1020_n的存储器1048_0到1048_n中的分发的数据的 模式。

一般地，可以说对待测设备的输出数据进行并行捕捉导致自动测试设 备(ATE)系统中的分发的数据。

此外，应注意，在许多测试(例如，模数转换器测试、并行协议测 试)中，为了计算测试结果，完整的数据是必需的。然而，在传统的测试 系统中，数据在多个通道之间被分发，并且每个通道的测试处理器无权使 用其他通道的存储器。因此，单个测试处理器不能够对结果进行计算。

为了实现最佳的测试成本，自动测试设备(ATE)系统应当尽可能快 地对待测设备进行测试。通过使用传统的概念，具有分发的数据导致增大 的测试时间。按照惯例，分发的数据从测试系统被上传到工作站，在工作 站处它们被组合并处理。在此应注意，开始上传通常带来等待时间，其中 该等待时间通常发生在每个通道。在多点测试(multi-site testing)(例 如，当同时测试若干个待测设备时)的情况下，由于工作站不能够进行并 行处理(至少不能以有效的方式进行并行处理)，所以从所捕捉到的数据 对结果进行计算通常对于每个点是串行的。

此外，在若干种算法必须被应用于所捕捉到的数据的情况下，由于工 作站通常是不能进行并行处理的，所以工作站中的计算通常是串行执行 的。此外，在所捕捉到的数据必须被应用为不同测试的刺激物(stimulus) 的情况下，经组合的数据必须被再次下载到测试系统。

发明内容

考虑到传统测试的上述缺点，本发明的目的之一在于产生用于执行复 杂测试的资源高效型概念。