[发明专利]集成电路

说明书

技术领域

本发明涉及一种集成电路、一种操作集成电路的方法和在由计算装置执行时控制该计算装置实现操作集成电路的方法的机器可读指令。 

背景技术

集成电路(IC)现在普遍地在单个封装内包括多个逻辑电路。尤其是在使用于诸如移动电话、PDA等移动应用中时，采用功率节省措施会是至关重要的。这样的IC往往包括处理器、一个或者多个其它大量逻辑电路和“总是活跃”区域。总是活跃区域包括控制器，并且在从休眠模式增加功率(power up)以及减少功率(power down)至休眠模式的情形中特别地重要。 

为了允许将IC上的逻辑电路连接到包括SDRAM、ROM、键区、显示器驱动器等的外围设备，在IC上提供多个焊盘，并且各焊盘连接到对IC进行包封的封装的管脚形成部分。尽管有其它连接选项，但焊盘通常通过导线键合来连接到管脚。与各焊盘关联的是输入/输出(IO)单元。IO单元是驱动器，并且可以是很高级的电路，这些电路允许多路连接到IC上的逻辑电路上的各种点，并且按照要求可配置成提供输入或者输出连接，适应不同电压电平、不同驱动器强度、树型状态控制等。这些特征允许特定IC设计可使用于许多不同和变化的应用中，而不同之处仅在于各应用所要求的不同编程代码。 

在第一次使IC增加功率时，将IO单元设置成默认(重置)值、然后通过硬件来配置。在配置期间，分配IO单元作为输入或者输出单元。当IO单元被配置成输出单元时，配置涉及到设置驱动电压。 不同外设需要不同驱动电压。在配置之后仅能通过协商和协定来改变IO单元通信方向。要求配置成输出单元的IO单元持续地提供相关驱动电压。 

已知为IC提供休眠模式能力。在休眠模式中，处理器和其它大型逻辑电路可以让它们的电压供应被去除。从电路去除电压供应避免电路泄漏电流的可能性，因而提供休眠模式工具可以减少IC的功率消耗。这对于90nm和更小的工艺特别地重要，就这些工艺而言即使在待机时(即，当没有向主要电路提供振荡时钟信号时)仍然有明显泄漏电流。 

即使在休眠模式中通常仍然有无需供应功率的多个外部部件。这些部件包括存储器(特别是SDRAM)、休眠振荡器、实时时钟、键盘检测电路等。尤其是就最新的半导体制作工艺而言，在从IO单元到IC上的逻辑电路的路径中使用IO隔离电路现在是相当普遍的。已知在各IO单元与IC上的相邻部件之间提供IO隔离电路。这是一种防范在逻辑无功率时由于驱动逻辑而破坏逻辑的预防措施。由于这允许关断逻辑功率域，所以使用IO隔离电路实现了减少的功率消耗。IO隔离电路在IC上的逻辑电路断开时避免IO隔离电路上游的电流泄漏(上游在这一情况下意味着远离IO单元)。IO隔离电路通常是锁定(tie-off)或者锁存单元。锁定单元具有的优点在于它们连接到恒定源如地电势并且无需被提供功率。当IC在休眠模式中时，IO单元保持被供应功率，因而它们总是可检测的，从而输出单元是稳定的。 

当使IC减少功率时，为了进入休眠模式，处理器首先同意减少功率。其次，IO隔离电路由IC的总是活跃区域中包括的硬件状态机控制，以将IO单元与IC的逻辑电路隔离。所有IO隔离电路同时锁存。IO隔离电路可以由单个硬件状态机共同控制。第三，关断向逻辑电路的电压供应。在这一第三阶段之后，处理器和IC上的其它逻辑电路不被供应功率、因而被关断，而总是活跃区域和IO单元保持被供应功率。 

当从休眠模式增加功率至唤醒模式时过程如下。首先，总是活跃区域激活重置。它然后接通向IC上的逻辑电路的电压供应。一旦检测到电压稳定并且处于满意电平，控制器就在硬件控制之下释放IO隔离。由于所有IO隔离电路由单个硬件部件共同控制，所以它们同时被锁存。接着控制器释放重置。在重置释放之后，处理器从通常为ROM的存储器引导(boot)。 

在释放重置之前释放IO隔离，保证在IO单元重新进入活跃状态之前没有对它们的不利控制。 

存在以这一方式表现的多个IC。这些ASIC在留置触发器(这些触发器位于IO单元附近并且总是被供应功率)中或者在总是活跃区域中保持IO控制值。具体而言，IO控制值是对IO单元涉及的信号方向(输入或者输出)、上拉和下拉控制以及电压值进行确定的值。 

发明内容

本发明的第一方面提供一种集成电路，该集成电路包括处理器、控制器和多个端子，各端子构成集成电路与外围设备之间的连接，