[发明专利]降低差动信号电磁干扰的滤波器电路

说明书

技术领域

本发明是有关于一种信号处理装置，且特别是有关于一种降低差动信号电磁干扰的滤波器电路。

背景技术

在各种电子装置的评估标准中，举凡个人计算机、电视、音响等各类影音家电，电磁兼容性(EMC)是一个关键的品质指标。在现代先进的国家中，电磁兼容性的评估报告愈来愈受重视。由于电子装置的信号传输速度愈来愈快，以至于设置于电子装置内部的电子组件本身所造成的电磁干扰会更加严重，而影响电子装置的正常运作。

电磁兼容性的评估包括电磁干扰(EMI)以及抗电磁干扰(EMS)。电磁干扰具有传导及辐射等途径，而辐射的电磁干扰通常以更改线路或组件的配置方式来解决。在已知的技术中，为了能降低电磁干扰带来的影响，设计者往往使用电容、电阻与电感等组件，或甚至是陶铁磁珠(Ferrite Bead)，搭配电路设计，例如L型、T型、∏型等电路模型，组合成足以对抗电磁干扰的滤波器电路。

图1所示为已知组合式抗EMI滤波器的架构图。请参考图1，图1中有L型、T型以及∏型滤波器，这些滤波器皆包括电容(C)与电感(L)，又可称为复合LC型滤波器。这些滤波器是利用巴特奥斯(Butterworth)或柴比雪夫(Chebyshev)滤波器的设计原理，根据电容的通高频阻低频及电感的通低频阻高频特性，将电容和电感组合成电路，使其具有一定的滤波功能。然而，在组合式抗EMI滤波器中，由于其电容和电感在高频时易受分布参数的影响，甚至发生谐振现象，使滤波器的插损性能急速下降，故只适用于抑制频率相对较低的干扰。

已知的技术仅适用于抑制频率相对较低的干扰，对于现在许许多多的电子装置，想要全面有效的降低电磁干扰，实际上是不可能的，并且已知技术的电路架构可能会使信号传输速度变慢，造成系统工作延迟，降低系统效能。

发明内容

有鉴于此，本发明的目的就是提供一种滤波器电路，利用被动组件组并搭配电路设计，来改善电磁干扰(EMI)的问题，并且可依照输入信号特性，选用合适的组件，让电磁干扰的影响减至最低。

本发明提出一种滤波器电路，包括第一被动组件组、第二被动组件组以及第三被动组件组。此第一被动组件组具有第一输入/输出侧与第二输入/输出侧，并且第一与第二输入/输出侧皆具有正信号端及负信号端。其中，第一输入/输出侧的正信号端和负信号端通过第二被动组件组彼此耦接。类似地，第二输入/输出侧的正信号端和负信号端则是通过第三被动组件组彼此耦接。

依照本发明的较佳实施例所述的滤波器电路，上述的第一被动组件组包括第一被动组件以及第二被动组件。其中，第一被动组件的第一端和第二端分别对应耦接至第一输入/输出侧和第二输入/输出侧的正信号端，而第二被动组件的第一端和第二端则分别对应耦接至第一输入/输出侧和第二输入/输出侧的负信号端。

另外，第二被动组件组配置于第一输入/输出侧的正信号端与负信号端之间，其包括第三被动组件及第四被动组件。其中，第三被动组件的一端通过此第三被动组件而耦接至第一输入/输出侧的正信号端，第四被动组件的另一端则耦接至第一输入/输出侧的负信号端。而第三被动组件组，配置于第二输入/输出侧的正信号端与负信号端之间，其包括第五被动组件及第六被动组件。其中，第五被动组件的一端通过此第五被动组件而耦接至第二输入/输出侧的正信号端，第六被动组件的另一端则耦接至第二输入/输出侧的负信号端。

从另一观点来看，本发明提出一种滤波器电路，包括第一被动组件、第二被动组件、第三被动组件、第四被动组件、第一电容以及第二电容。其中，第一电容的一端耦接第一被动组件的第一端，另一端则通过第三被动组件而耦接至第二被动组件的第一端。第二电容的一端耦接第一被动组件的第二端，另一端则通过第四被动组件而耦接至第二被动组件的第二端。

依照本发明的较佳实施例所述的滤波器电路，上述的第一及第二被动组件包括扼流线圈、电感、电阻和陶铁磁珠其中一种，而第三及第四被动组件包括电感、电阻和陶铁磁珠其中一种。当被动组件为电阻时，电阻的阻值范围选择在1-330欧姆(Ω)之间；当被动组件为陶铁磁珠时，陶铁磁珠的阻值范围选择在10-330欧姆(Ω)之间，而第一与第二电容的电容值范围选择在3-330皮法(pF)之间。

本发明的效果：

本发明因采用被动组件组来接收一差动信号，使得输入信号产生的电磁干扰在通过此组件组时，因为感应磁场而互相抵消，因此能有效降低电磁干扰，并且利用被动组件组的串联搭配，让输入信号避免直接流入电容，因此能使信号快速通过，解决信号传输速度变慢，造成系统延迟的问题。