[发明专利]非易失性存储器无效
申请号: | 200710003743.4 | 申请日: | 2007-01-24 |
公开(公告)号: | CN101232023A | 公开(公告)日: | 2008-07-30 |
发明(设计)人: | 魏鸿基;毕嘉慧 | 申请(专利权)人: | 力晶半导体股份有限公司;株式会社瑞萨科技 |
主分类号: | H01L27/115 | 分类号: | H01L27/115;H01L23/522 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波 |
地址: | 中国台湾新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 非易失性存储器 | ||
1.一种具有阱区延伸结构的非易失性存储器,包括:
基底,该基底中设置有第一导电型阱区;
多个NAND型存储单元区块,设置于该基底上,且在行方向上成镜像配置,各个这些NAND型存储单元区块包括:
多个存储单元行,这些存储单元行配置成行/列阵列,在列的方向上每隔N行存储单元行(N为正整数)设置有两行虚拟存储单元行,各个这些存储单元行包括:
第二导电型源极区与第二导电型漏极区,设置于该第一导电型阱区中;
两个选择晶体管,设置于该第二导电型源极区与该第二导电型漏极区之间的该基底上;以及
多个存储单元,串联连接于两个选择晶体管之间;
多条选择栅极线,设置于该基底上,在列方向平行排列,各条该选择栅极线电连接该选择晶体管;
多条源极线,设置于该基底上,在列方向平行排列,各该源极线通过源极线插塞与该第二导电型源极区电连接;
多条位线,设置于该基底上,在行方向平行排列并与该第二导电型漏极区电连接,其中分别连接这些虚拟存储单元行的这些位线作为虚拟位线;
多个虚拟选择栅极线,在每相邻两个这些NAND型存储单元区块的这些源极线之间设置有两条虚拟选择栅极线;以及
多个阱区延伸结构,设置于该两条虚拟选择栅极线之间的该基底上,且位于这些虚拟位线下方,并电连接这些虚拟位线与该第一导电型阱区。
2.根据权利要求1所述的非易失性存储器,其中N为256。
3.根据权利要求1所述的非易失性存储器,其中该两条虚拟选择栅极线分隔相邻的两个这些NAND型存储单元区块。
4.根据权利要求1所述的非易失性存储器,其中相邻的两个这些NAND型存储单元区块共用这些阱区延伸结构。
5.根据权利要求1所述的非易失性存储器,其中各个这些阱区延伸结构还包括:
第一导电型延伸掺杂区,设置于该两条虚拟选择栅极线之间的该基底中;以及
阱区延伸导体层,设置于该两条虚拟选择栅极线之间的该基底上,经由该第一导电型延伸掺杂区电连接该第一导电型阱区。
6.根据权利要求5所述的非易失性存储器,其中该阱区延伸导体层的材料包括铝、铜、钨或其合金。
7.根据权利要求5所述的非易失性存储器,还包括阱区延伸插塞,设置于该阱区延伸导体层与该虚拟位线之间。
8.根据权利要求7所述的非易失性存储器,其中该阱区延伸插塞的材料包括钨、铜、铝或掺杂多晶硅
9.根据权利要求1所述的非易失性存储器,其中该第一导电型为P型,该第二导电型为N型。
10.根据权利要求1所述的非易失性存储器,其中各个这些NAND型存储单元区块还包括多条字线,设置于该基底上,在列方向平行排列,各条该字线电连接这些存储单元。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于力晶半导体股份有限公司;株式会社瑞萨科技,未经力晶半导体股份有限公司;株式会社瑞萨科技许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710003743.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的