[发明专利]用于个人计算机存储器区域的外部锁固机构

说明书

本发明是中国专利申请号为02812487.1，国际申请日为2002年4月17日的进入中国的PCT专利申请的分案申请。

技术领域

本发明涉及计算机系统，特别是涉及用来在一个人计算机系统中控制访问内存区域的外部锁固机制。

背景技术

本申请书是2001年5月10日所提出审查中美国专利申请第09/852,372号名称为″安全执行箱和其方法″的一部分延续申请，其发明者为Dale E.Gulick和Geoffrey S.Strongin。此申请书也是2001年5月10日所提出审查中美国专利申请第09/852,942号名称为″用以加强安全性与易处理性的计算机系统结构″的一部分延续申请，其发明者为Geoffrey S.Strongin和Dale E.Gulick。

图1A显示一示范计算机系统100。计算机系统100包括一处理器102、一北桥104、一内存106、一高等图形端口(Advanced Graphics Port，AGP)内存108、一周边组件(Pefipheral Component Interconnect，PCI)总线110、一南桥112、一电池、一AT附加装置(AT Attachment，ATA)接口114(一般称为IDE(Integrated Drive Electronics，IDE)接口)、一通用串行总线(universal serial bus，USB)接口116、一低接脚计数(Low PinCount，LPC)总线118、一输入/输出控制芯片(SuperI/OTM)120以及基本输入/输出系统(BIOS)122。值得注意的是北桥104和南桥112可仅包括单一芯片或多个芯片，而称为集合名词″芯片组(chipset)″。另外也值得注意的是其它总线、装置和/或者子系统若有需要也可包括于计算机系统100中，举例而言高速缓存、调制解调器、并行或串行接口、小型计算机系统(SCSI)接口、网络接口卡片等等。[SuperI/O为位于加州圣塔克拉拉的国家半导体股份有限公司的寄存器商标]

处理器102连接至北桥104。北桥104提供一接口于处理器102、内存106、AGP内存108和PCI总线110之间。南桥112提供一接口于PCI总线110和连接至IDE接口114、通用串行总线接口116和低接脚计数总线118的周边、装置和子系统之间。电池113显示为与南桥112相连接。SuperI/OTM芯片120连接至低接脚计数总线118。

北桥104在处理器102、内存106、AGP内存108、与PCI总线110相连接的装置以及与南桥112相连接的装置和子系统中间和/或提供通讯访问。一般而言，可拆卸的PCI装置是插入PCI″槽″(未显示)，该PCI″槽″系连接至PCI总线110，以与计算机系统100相连接。另外，置于主机板上的装置可直接连接于PCI总线110上。

南桥112在PCI总线110和各种装置和子系统如调制解调器、打印机、键盘、鼠标等等之间提供一接口，此些装置和子系统通常通过低接脚计数总线118(或其早期技术，举例而言一X总线或一ISA总线)与计算机系统100相连接。南桥112包括通过IDE接口114、通用串行总线接口116和低接脚计数总线118来接合装置至计算机系统100其它部分的逻辑电路。

图1B显示已知南桥112的一外观，  包括用以提供储备电力的电池113，也就是所谓″实时时钟(RTC)电池槽″125。南桥112包括南桥(SB)随机存取内存126和时钟电路128，两者均位于实时时钟电池槽125内。南桥随机存取内存126B包括互补式金属氧化半导体随机存取内存(CMOS RAM)126A和实时时钟(RTC)随机存取内存126B。实时时钟随机存取内存126B包括时钟数据129和核对和(checksum)数据127。在实时时钟电池槽125外，南桥112也包括一中央处理器接口132、电源和系统管理单元133、PCI总线接口逻辑134A、通用串行总线接口逻辑134C、IDE接口逻辑134B和LPC接口逻辑134D。