[发明专利]内引脚接合封装

说明书

技术领域

本发明是有关于一种半导体封装结构，且特别是有关于一种以内引脚接合芯片于软板上的封装结构。

背景技术

现有技术中，使用卷带自动接合(TAB，tape automatic bonding)方式进行芯片封装的制程，是在完成软板上的线路及芯片上的凸块制程的后，以热压合(thermal compression)方式进行内引脚接合(ILB，inner lead bonding)，使芯片上的凸块与软板上的内引脚产生共晶接合而电性连接。接着，使用封装树脂将芯片及软板上的内引脚的线路加以密封，在电性检测后，再进行外引脚接合(OLB，outer lead bonding)。其中，外引脚是由软板上的内引脚向外延伸所形成，利用外引脚使软板与一电路基板或其他元件电性连接。

图1是现有一种以内引脚接合的芯片封装结构100的示意图，而图2是图1的芯片封装结构100的俯视图。请参考图1，芯片102配置在已形成铜箔线路引脚122、124与防焊层130的软板110上，且芯片102以热压接合的方式，使芯片102上的凸块104a、104b与引脚122、124内端之间因金-锡共晶接合而电性连接。接着，请参考图2，现行部分产品设计为配合电性需求将引脚制作成具有不同宽度W1、W2的第一引脚(细脚)122以及第二引脚(粗脚)124，通常所述第一引脚122为输出端引脚，而所述第二引脚124为输入端引脚，且第二引脚124的宽度大约为第一引脚122的1.5～2倍，但不以此为限。且不同宽度的第一引脚122以及第二引脚124对应接合于不同宽度(或尺寸)的凸块104a、104b，但由于第一引脚122与较小凸块104a之间的共晶接合区的面积(以C1表示)小于第二引脚124与较大凸块104b之间的共晶接合区的面积(以C2表示)，即C1＜C2，因此共晶接合所需的时间因接合的面积(C1、C2)不同而不一致。

值得注意的是，粗脚/细脚与凸块共晶接合所需的时间不相同，将无法一致性地完成共晶接合的制程，若配合细脚与凸块共晶所需时间，则粗脚可能产生共晶强度不足的情况，若配合粗脚共晶所需时间，则细脚可能发生溢锡，引脚与凸块共晶接合的强度不一致将影响芯片封装结构的可靠度。

发明内容

本发明为解决上述技术问题而提供一种内引脚接合封装，其借由控制粗脚/细脚与凸块共晶接合的面积来达到均一化的目的。

本发明提出一种内引脚接合封装，包括一芯片、一软板以及多个引脚。芯片具有多个凸块。软板具有一芯片接合区，用以承载该芯片。引脚配置在软板上，这些引脚延伸至芯片接合区内，且分别与芯片的凸块电性连接，其中这些引脚包括第一引脚以及第二引脚，而第一引脚对应于这些凸块的一端具有与第一引脚宽度相等的第一共晶接合区，且第二引脚对应于这些凸块的一端具有至少一开槽，以形成宽度小于第二引脚宽度的第二共晶接合区。

在上述内引脚接合封装中，第一引脚的宽度小于第二引脚的宽度，但借由开槽的开设可使第一引脚/第二引脚与凸块共晶接合区的面积大致上相等。第一共晶接合区的形状可为矩形，而第二共晶接合区可以开槽为界区分为第一接合部以及第二接合部。第一接合部与第二接合部的形状可为矩形。在另一实施例中，第二共晶接合区除了第一接合部与第二接合部之外，还可包括至少一第三接合部，其延伸于第一接合部与第二接合部之间的开槽中。此外，第二共晶接合区除了第一接合部、第二接合部与第三接合部之外，还可包括至少一第四接合部，其连接第一接合部与第二接合部及/或第三接合部。另外，第二共晶接合区除了第一接合部、第二接合部之外，还可包括至少一第四接合部，其连接第一接合部与第二接合部。较佳的，第二共晶接合区的所述接合部的面积大约相同。

本发明因采用具有开槽结构的第二引脚以减少第二引脚与凸块共晶接合的面积，可使第一引脚/第二引脚相对于凸块的共晶接合区的面积及/或宽度大致上相等，因此可一次性地完成内引脚接合封装的制程，而不至产生接合强度不足或溢锡的问题。

附图说明

为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图作详细说明，其中：

图1是现有一种以内引脚接合的芯片封装结构的示意图。

图2是图1的芯片封装结构100的俯视图。

图3是本发明以内引脚按合的芯片封装结构的一实施例的俯视图。

图4-图7是本发明不同实施例的内引脚结构的放大示意图。

具体实施方式